De presentatie wordt gedownload. Even geduld aub

De presentatie wordt gedownload. Even geduld aub

Inleiding tot de Elektrotechniek – J. Van Campenhout – 2007-2008 Faculteit Ingenieurswetenschappen Inhoud (3) 5.Digitale Technologie ‣ Basiscomponenten.

Verwante presentaties


Presentatie over: "Inleiding tot de Elektrotechniek – J. Van Campenhout – 2007-2008 Faculteit Ingenieurswetenschappen Inhoud (3) 5.Digitale Technologie ‣ Basiscomponenten."— Transcript van de presentatie:

1 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Inhoud (3) 5.Digitale Technologie ‣ Basiscomponenten in CMOS ‣ Logische schakelingen ‣ Het VLSI-proces 6.Logische Schakelingen ‣ Combinatorisch versus sequentieel gedrag ‣ Boole-algebra's en Boolese functies ‣ Combinatorische netwerken ‣ Sequentiële netwerken 7.Interconnectie ‣ Punt-tot-punt verbindingen ‣ Meerpuntconnecties en bussen

2 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Digitale Technologie Herhaling: bandenstructuur ‣ In zuiver, kristallijn silicium (4-waardig) wordt de binding verzorgd door de vier valentie-elektronen ‣ Deze krijgen energieën die in twee van elkaar gescheiden banden liggen ‣ De onderste band heet de valentieband. Hij is bij lagere temperaturen vrijwel volledig gevuld (4N elektronen, N = aantal atomen in kristal; N = 5x10 22 /cm 3 ) ‣ De bovenste band heet de conductieband; die is bij lagere temperaturen vrijwel leeg (ongeveer 1 elektron per atomen bij kamertemperatuur!) ‣ Wanneer de temperatuur stijgt, springen snel meer en meer elektronen uit de valentieband naar de conductieband, en verhogen zo de geleidbaarheid van het materiaal

3 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Digitale Technologie Basiscomponenten in CMOS: dopering ‣ Zuivere halfgeleider heeft niet de goede eigenschappen om componenten mee te maken ‣ Men voegt kleine hoeveelheden doperingselementen toe uit kolom 3 of kolom 6 ‣ Deze elementen nestelen zich in de plaats van silicium-atomen ‣ 5-waardige elementen stellen hun 5-de valentie- elektron af aan de conductieband (mobiel) ‣ 3-waardige elementen binden een elektron uit de valentieband en stellen dus een (mobiel) gat vrij in de valentieband ‣ Resultaat: de geleidbaarheid van gedopeerd silicium wordt veel groter ‣ Het wordt ook minder temperatuursafhankelijk

4 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Digitale Technologie Basiscomponenten in CMOS: juncties ‣ Een junctie wordt gevormd in een kristal door een abrupte overgang van n-gedopeerd (5-waardig) naar p-gedopeerd materiaal (3- waardig) ‣ De concentratieverschillen doen elektronen van N naar P lopen, en omgekeerd voor de gaten ‣ Er ontstaat een sterk elektrisch veld dat verdere diffusie tegengaat ‣ Resultaat: de conductie- en valentiebanden in N en P zijn verschoven t.o.v. elkaar ‣ Er is een sperlaag die arm is aan mobiele ladingen aan de overgang ‣ In de sperlaag heerst een sterk elektrisch veld P N

5 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Digitale Technologie E P N Basiscomponenten in CMOS: juncties ‣ Een junctie wordt gevormd in een kristal door een abrupte overgang van n-gedopeerd (5-waardig) naar p-gedopeerd materiaal (3- waardig) ‣ De concentratieverschillen doen elektronen van N naar P lopen, en omgekeerd voor de gaten ‣ Er ontstaat een sterk elektrisch veld dat verdere diffusie tegengaat ‣ Resultaat: de conductie- en valentiebanden in N en P zijn verschoven t.o.v. elkaar ‣ Er is een sperlaag die arm is aan mobiele ladingen aan de overgang ‣ In de sperlaag heerst een sterk elektrisch veld ‣ De elektronen in N en de gaten in P zitten gevangen in energiekuilen

6 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen De diode Spanning aanleggen over een junctie ‣ Wanneer men het N-gedeelte meer negatief maakt kunnen zeer veel elektronen ontsnappen naar het P-gedeelte: Stroom is groot; Diode = niet-lineaire weerstand ‣ Wanneer men het N-gedeelte meer positief maakt wordt de energiekuil dieper, en vallen er (zeer weinig) elektronen uit het P-gebied in de kuil: lekstroom is zeer klein Diode = condensator V =0 V < 0 V > 0 V I

7 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen De MOSFET Structuur ‣ Men vertrekt van een P-gebied (het substraat) ‣ Men brengt twee sterk N-gedopeerde gebieden aan dicht bij elkaar (source en drain). Afstand L: een fractie van een  m ‣ De ruimte tussen source en drain heet kanaal ‣ Men legt een heel dunne laag isolator op het substraat (enkele nm dik) ‣ Men legt een geleidende elektrode boven het kanaal: de gate ‣ Men maakt elektrische aansluitingen aan source, drain en gate ‣ Men houdt het substraat op nulspanning met een rugcontact

8 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen De MOSFET Hel veldeffect ‣ Wanneer de gate op dezelfde potentiaal staat als het kanaal, zijn de elektronen in source en drain gevangen in hun energiekuil ‣ In normale werking maakt men deze kuilen alleen dieper: er kan nooit noemenswaardige stroom vloeien tussen source en drain ‣ Wanneer positieve spanning op gate: sterk elektrisch veld loodrecht op kanaal ‣ Doet de energiebanden naar beneden buigen zoals bij diode ‣ Er ontstaat een klein laagje aan het oppervlak rijk aan mobiele elektronen: de inversielaag ‣ Hierdoor worden source en drain geleiden met elkaar verbonden: er kan stroom vloeien! ‣ Men verkrijgt een netwerkelement met drie klemmen

9 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen De MOSFET Elektrische karakteristiek ‣ Kies de source als referentie, maw zet V S =0 ‣ Men zet de stroom die toekomt aan de drain (I D ) en wegloopt via de source uit als functie van de spanning tussen source en drain (V DS = V D ) ‣ Voor elke spanning tussen gate en source V GS = V G geeft dit een (niet-lineaire!) curve ‣ Wanneer V D klein tov V G dan verkrijgen wij een controleerbare weerstand ‣ Wanneer V D > V G dan verkrijgen wij een component die een constante stroom doorlaat onafhankelijk van V D ‣ Karakteristiek afhankelijk van W/L !

10 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen De MOSFET Symbool en equivalentschema ‣ Men kan de constructie herhalen, maar alle polariteiten omkeren: men krijgt dan een p-FET (kanaal wordt gevormd door gaten) ‣ Alle onderdelen van een FET staan dicht bij elkaar: zij vormen paarsgewijs condensatoren ‣ Deze condensatoren worden zichtbaar bij snel veranderende signalen ‣ Men kan ze in rekening brengen in een netwerk door de FET te vervangen door zijn equivalent schema ‣ Deze condensatoren zijn bepalend voor de snelheid en de vermogendissipatie!

11 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Logische schakelingen Afbeelding van analoge spanningen op logische waarden ‣ Men kiest twee spanningsintervallen L en H ‣ L wordt afgebeeld op 0, H op 1 door een functie D ‣ Alle andere waarden hebben geen geldige logische interpretatie ‣ Een component realiseert een logische functie als 0 1 x L H D v3=f(v1,v2) i1 i2 out v1 v2 D v3

12 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Logische schakelingen Voorwaarden toegepast op invertor ‣ Curve mag niet door centraal verboden gebied lopen ‣ Circuit dat functie realiseert moet versterking vertonen!

13 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Logische schakelingen Ruismarges ‣ In netwerken worden componenten verbonden door reële geleiders (met weerstand) ‣ In netwerken wordt niet altijd genoeg voldaan aan de hypothese dat er alle magnetische en elektrische velden in de componenten blijven ‣ Netwerkgedrag is niet ideaal ‣ Ingangsspanning van een component niet gelijk aan uitgangsspanning van aansturende component ‣ Ruismarge geeft veiligheidsmarge weer voor correcte logische interpretatie van ingangsspanning

14 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Logische schakelingen Logische niveaus ‣ Er bestaan diverse soorten logische families, elk met hun conventies wat betreft spanningsniveaus ‣ Op hedendaagse chips: spanning wordt steeds kleiner (1.8 V en minder)

15 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Logische schakelingen CMOS ‣ N-FET en p-FET geschakeld met gemeenschappelijke drains ‣ In normaal bedrijf is precies 1 van de 2 FETs in geleiding ‣ Er vloeit een kleine stroom door beide FETs gedurende de overschakeling ‣ Karakteristiek is bijna optimaal qua ruismarges Gnd Out Vcc In p n n+ p+ Vcc p n n+ p+ Gnd

16 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Logische schakelingen CMOS: dynamisch gedrag en dissipatie ‣ Bij omschakeling van signaal in digitaal netwerk moeten een aantal condensatoren opgeladen/ontladen worden ‣ Condensatoren zijn de parasitaire condensatoren in de FET en de capaciteit van de interconnectiebedrading ‣ Condensatoren beperken de snelheid van omschakeling ‣ Op/ontlaadcylcus van condensator C kost energie CV 2

17 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Logische schakelingen CMOS: complexe poorten ‣ Basisprincipe van invertor kan veralgemeend worden tot meertransistornetwerken N 1 en N 2 ‣ N 1 in n-FETs en N 2 in p-FETs ‣ Principe: N 1 geleidt a.s.a N 2 niet geleidt ‣ Kan eenvoudig bereikt worden door gebruik van duale netwerken ‣ Analyse van netwerk door FETs te aanzien als schakelaars

18 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces Basis-processtappen Maken van basismateriaal: ‣ monokristallijn zuiver silicium: zonesmelten, Czochralski-proces Lithografie: resolutie vereist UV-licht of e-straal ‣ Fotoresist: resistent tegen etsen (HF, …) ‣ Maskers: Cr op kwarts Processtappen: ‣ oxidatie ‣ diffusie ‣ expitaxie ‣ ionenimplantatie ‣ CVD, opdampen, sputteren

19 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces Basismateriaal ‣ Basismateriaal chemisch gezuiverd polysilicium (zuiverheid ppb) ‣ Czochralski-proces voor het maken van eenkristallen (boules of ingots) ‣ Snijden in plakken met diamantzaag (0.5 mm)

20 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces Maskers en lithografie ‣ Eigenlijke maskerlaag wordt aangebracht (bv. Oxide) ‣ Fotolak (resist) wordt aangebracht ‣ Patronen worden gedefinieerd in fotolak door belichting met zichtbaar licht of UV doorheen chroommasker op kwarts, of door e-beam ‣ Chroommasker moet zeer nauwkeurig gealigneerd worden met patronen op plak ‣ Resist wordt ontwikkeld ‣ Eigenlijke maskerlaag wordt geëtst ‣ Resist wordt verwijderd

21 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces Diffusie-ovens ‣ Aanbrengen van doperingselementen doorheen gaten in SiO 2 -masker: bijvoorbeels aanmaken van source- en draindifuusies van FETs ‣ Traag proces, op hoge temperatuur ( °C) ‣ Diffusies met B, As, Sb, P

22 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces Ionenimplantaie ‣ Schiet ionen in kristalstructuur ‣ Veel sneller dan diffusie, zeker voor trage diffusors (Sb) ‣ gecontroleerde diepte ‣ uitgloeien noodzakelijk ( °C)

23 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces Interconnectie ‣ Moderne chips hebben 3-8 lagen metallisatie ‣ Materialen: aluminium en (recenter) koper ‣ Interconnectiedensiteit is grootste uitdaging voor verdere verhoging van integratiedensiteit

24 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces Basis-circuitelementen ‣ Op de spoel na kunnen de gebruikelijke circuitelementen planair gerealiseerd worden ‣ Isolatie van elkaar en van de omgeving door invers gepolariseerde juncties: capaciteit!

25 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces De realisatie van een n-FET – 1 ‣ Gate-oxide en beschermlaag in nitride ‣ implantatie + diffusie van kanaal-stopper (bijkomende isolatie van buren) ‣ Dik oxide aanbrengen (field oxide) Maskervorm

26 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces De realisatie van een n-FET – 2 ‣ alles bedekken met poly voor de gate ‣ gate definiëren door etsen ‣ Source en Drain implanteren met gate als masker (self-aligned) ‣ nadiffunderen Maskervorm

27 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces De realisatie van een n-FET - 3 ‣ Beschermend CVD-oxide aanbrengen ‣ Contactgaten etsen Maskervorm

28 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen Het VLSI-proces De realisatie van een n-FET - 4 ‣ Metallisatie aanbrengen ‣ Verbindingen met source, gate en drain definiëren Maskervorm


Download ppt "Inleiding tot de Elektrotechniek – J. Van Campenhout – 2007-2008 Faculteit Ingenieurswetenschappen Inhoud (3) 5.Digitale Technologie ‣ Basiscomponenten."

Verwante presentaties


Ads door Google