Inhoud (3) Digitale Technologie Logische Schakelingen Interconnectie

Presentatie over: "Inhoud (3) Digitale Technologie Logische Schakelingen Interconnectie"— Transcript van de presentatie:

1 Inhoud (3) Digitale Technologie Logische Schakelingen Interconnectie
Basiscomponenten in CMOS Logische schakelingen Het VLSI-proces Logische Schakelingen Combinatorisch versus sequentieel gedrag Boole-algebra's en Boolese functies Combinatorische netwerken Sequentiële netwerken Interconnectie Punt-tot-punt verbindingen Meerpuntconnecties en bussen Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

2 Digitale Technologie Herhaling: bandenstructuur
In zuiver, kristallijn silicium (4-waardig) wordt de binding verzorgd door de vier valentie-elektronen Deze krijgen energieën die in twee van elkaar gescheiden banden liggen De onderste band heet de valentieband. Hij is bij lagere temperaturen vrijwel volledig gevuld (4N elektronen, N = aantal atomen in kristal; N = 5x1022 /cm3) De bovenste band heet de conductieband; die is bij lagere temperaturen vrijwel leeg (ongeveer 1 elektron per 1011 atomen bij kamertemperatuur!) Wanneer de temperatuur stijgt, springen snel meer en meer elektronen uit de valentieband naar de conductieband, en verhogen zo de geleidbaarheid van het materiaal Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

3 Digitale Technologie Basiscomponenten in CMOS: dopering
Zuivere halfgeleider heeft niet de goede eigenschappen om componenten mee te maken Men voegt kleine hoeveelheden doperingselementen toe uit kolom 3 of kolom 6 Deze elementen nestelen zich in de plaats van silicium-atomen 5-waardige elementen stellen hun 5-de valentie-elektron af aan de conductieband (mobiel) 3-waardige elementen binden een elektron uit de valentieband en stellen dus een (mobiel) gat vrij in de valentieband Resultaat: de geleidbaarheid van gedopeerd silicium wordt veel groter Het wordt ook minder temperatuursafhankelijk Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

4 Digitale Technologie P N Basiscomponenten in CMOS: juncties
Een junctie wordt gevormd in een kristal door een abrupte overgang van n-gedopeerd (5-waardig) naar p-gedopeerd materiaal (3-waardig) De concentratieverschillen doen elektronen van N naar P lopen, en omgekeerd voor de gaten Er ontstaat een sterk elektrisch veld dat verdere diffusie tegengaat Resultaat: de conductie- en valentiebanden in N en P zijn verschoven t.o.v. elkaar Er is een sperlaag die arm is aan mobiele ladingen aan de overgang In de sperlaag heerst een sterk elektrisch veld P N Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

5 Digitale Technologie E P N Basiscomponenten in CMOS: juncties
Een junctie wordt gevormd in een kristal door een abrupte overgang van n-gedopeerd (5-waardig) naar p-gedopeerd materiaal (3-waardig) De concentratieverschillen doen elektronen van N naar P lopen, en omgekeerd voor de gaten Er ontstaat een sterk elektrisch veld dat verdere diffusie tegengaat Resultaat: de conductie- en valentiebanden in N en P zijn verschoven t.o.v. elkaar Er is een sperlaag die arm is aan mobiele ladingen aan de overgang In de sperlaag heerst een sterk elektrisch veld De elektronen in N en de gaten in P zitten gevangen in energiekuilen E P N Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

6 De diode Spanning aanleggen over een junctie V > 0 V =0 I V < 0
Wanneer men het N-gedeelte meer negatief maakt kunnen zeer veel elektronen ontsnappen naar het P-gedeelte: Stroom is groot; Diode = niet-lineaire weerstand Wanneer men het N-gedeelte meer positief maakt wordt de energiekuil dieper, en vallen er (zeer weinig) elektronen uit het P-gebied in de kuil: lekstroom is zeer klein Diode = condensator V =0 V I V < 0 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

7 De MOSFET Structuur Men vertrekt van een P-gebied (het substraat)
Men brengt twee sterk N-gedopeerde gebieden aan dicht bij elkaar (source en drain). Afstand L: een fractie van een mm De ruimte tussen source en drain heet kanaal Men legt een heel dunne laag isolator op het substraat (enkele nm dik) Men legt een geleidende elektrode boven het kanaal: de gate Men maakt elektrische aansluitingen aan source, drain en gate Men houdt het substraat op nulspanning met een rugcontact Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

8 De MOSFET Hel veldeffect
Wanneer de gate op dezelfde potentiaal staat als het kanaal, zijn de elektronen in source en drain gevangen in hun energiekuil In normale werking maakt men deze kuilen alleen dieper: er kan nooit noemenswaardige stroom vloeien tussen source en drain Wanneer positieve spanning op gate: sterk elektrisch veld loodrecht op kanaal Doet de energiebanden naar beneden buigen zoals bij diode Er ontstaat een klein laagje aan het oppervlak rijk aan mobiele elektronen: de inversielaag Hierdoor worden source en drain geleiden met elkaar verbonden: er kan stroom vloeien! Men verkrijgt een netwerkelement met drie klemmen Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

9 De MOSFET Elektrische karakteristiek
Kies de source als referentie, maw zet VS=0 Men zet de stroom die toekomt aan de drain (ID) en wegloopt via de source uit als functie van de spanning tussen source en drain (VDS = VD) Voor elke spanning tussen gate en source VGS = VG geeft dit een (niet-lineaire!) curve Wanneer VD klein tov VG dan verkrijgen wij een controleerbare weerstand Wanneer VD > VG dan verkrijgen wij een component die een constante stroom doorlaat onafhankelijk van VD Karakteristiek afhankelijk van W/L ! Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

10 De MOSFET Symbool en equivalentschema
Men kan de constructie herhalen, maar alle polariteiten omkeren: men krijgt dan een p-FET (kanaal wordt gevormd door gaten) Alle onderdelen van een FET staan dicht bij elkaar: zij vormen paarsgewijs condensatoren Deze condensatoren worden zichtbaar bij snel veranderende signalen Men kan ze in rekening brengen in een netwerk door de FET te vervangen door zijn equivalent schema Deze condensatoren zijn bepalend voor de snelheid en de vermogendissipatie! Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

11 Logische schakelingen
1 x L H D Afbeelding van analoge spanningen op logische waarden Men kiest twee spanningsintervallen L en H L wordt afgebeeld op 0, H op 1 door een functie D Alle andere waarden hebben geen geldige logische interpretatie Een component realiseert een logische functie als v3=f(v1,v2) i1 i2 out v1 v2 D v3 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

12 Logische schakelingen
Voorwaarden toegepast op invertor Curve mag niet door centraal verboden gebied lopen Circuit dat functie realiseert moet versterking vertonen! Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

13 Logische schakelingen
Ruismarges In netwerken worden componenten verbonden door reële geleiders (met weerstand) In netwerken wordt niet altijd genoeg voldaan aan de hypothese dat er alle magnetische en elektrische velden in de componenten blijven Netwerkgedrag is niet ideaal Ingangsspanning van een component niet gelijk aan uitgangsspanning van aansturende component Ruismarge geeft veiligheidsmarge weer voor correcte logische interpretatie van ingangsspanning Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

14 Logische schakelingen
Logische niveaus Er bestaan diverse soorten logische families, elk met hun conventies wat betreft spanningsniveaus Op hedendaagse chips: spanning wordt steeds kleiner (1.8 V en minder) Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

15 Logische schakelingen
CMOS N-FET en p-FET geschakeld met gemeenschappelijke drains In normaal bedrijf is precies 1 van de 2 FETs in geleiding Er vloeit een kleine stroom door beide FETs gedurende de overschakeling Karakteristiek is bijna optimaal qua ruismarges p Out n Gnd Vcc n+ n+ p+ p+ In Gnd Vcc n+ n+ p+ p+ n p Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

16 Logische schakelingen
CMOS: dynamisch gedrag en dissipatie Bij omschakeling van signaal in digitaal netwerk moeten een aantal condensatoren opgeladen/ontladen worden Condensatoren zijn de parasitaire condensatoren in de FET en de capaciteit van de interconnectiebedrading Condensatoren beperken de snelheid van omschakeling Op/ontlaadcylcus van condensator C kost energie CV2 Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

17 Logische schakelingen
CMOS: complexe poorten Basisprincipe van invertor kan veralgemeend worden tot meertransistornetwerken N1 en N2 N1 in n-FETs en N2 in p-FETs Principe: N1 geleidt a.s.a N2 niet geleidt Kan eenvoudig bereikt worden door gebruik van duale netwerken Analyse van netwerk door FETs te aanzien als schakelaars Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

18 Het VLSI-proces Basis-processtappen Maken van basismateriaal:
monokristallijn zuiver silicium: zonesmelten, Czochralski-proces Lithografie: resolutie vereist UV-licht of e-straal Fotoresist: resistent tegen etsen (HF, …) Maskers: Cr op kwarts Processtappen: oxidatie diffusie expitaxie ionenimplantatie CVD, opdampen, sputteren Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

19 Het VLSI-proces Basismateriaal
Basismateriaal chemisch gezuiverd polysilicium (zuiverheid ppb) Czochralski-proces voor het maken van eenkristallen (boules of ingots) Snijden in plakken met diamantzaag (0.5 mm) Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

20 Het VLSI-proces Maskers en lithografie
Eigenlijke maskerlaag wordt aangebracht (bv. Oxide) Fotolak (resist) wordt aangebracht Patronen worden gedefinieerd in fotolak door belichting met zichtbaar licht of UV doorheen chroommasker op kwarts, of door e-beam Chroommasker moet zeer nauwkeurig gealigneerd worden met patronen op plak Resist wordt ontwikkeld Eigenlijke maskerlaag wordt geëtst Resist wordt verwijderd Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

21 Het VLSI-proces Diffusie-ovens
Aanbrengen van doperingselementen doorheen gaten in SiO2-masker: bijvoorbeels aanmaken van source- en draindifuusies van FETs Traag proces, op hoge temperatuur ( °C) Diffusies met B, As, Sb, P Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

22 Het VLSI-proces Ionenimplantaie Schiet ionen in kristalstructuur
Veel sneller dan diffusie, zeker voor trage diffusors (Sb) gecontroleerde diepte uitgloeien noodzakelijk ( °C) Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

23 Het VLSI-proces Interconnectie
Moderne chips hebben 3-8 lagen metallisatie Materialen: aluminium en (recenter) koper Interconnectiedensiteit is grootste uitdaging voor verdere verhoging van integratiedensiteit Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

24 Het VLSI-proces Basis-circuitelementen
Op de spoel na kunnen de gebruikelijke circuitelementen planair gerealiseerd worden Isolatie van elkaar en van de omgeving door invers gepolariseerde juncties: capaciteit! Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

25 Het VLSI-proces De realisatie van een n-FET – 1
Gate-oxide en beschermlaag in nitride implantatie + diffusie van kanaal-stopper (bijkomende isolatie van buren) Dik oxide aanbrengen (field oxide) Maskervorm Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

26 Het VLSI-proces De realisatie van een n-FET – 2
alles bedekken met poly voor de gate gate definiëren door etsen Source en Drain implanteren met gate als masker (self-aligned) nadiffunderen Maskervorm Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

27 Het VLSI-proces De realisatie van een n-FET - 3
Beschermend CVD-oxide aanbrengen Contactgaten etsen Maskervorm Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen

28 Het VLSI-proces De realisatie van een n-FET - 4
Metallisatie aanbrengen Verbindingen met source, gate en drain definiëren Maskervorm Inleiding tot de Elektrotechniek – J. Van Campenhout – Faculteit Ingenieurswetenschappen