De presentatie wordt gedownload. Even geduld aub

De presentatie wordt gedownload. Even geduld aub

Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 1 DIA 1 Verdere uitbreiding van.

Verwante presentaties


Presentatie over: "Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 1 DIA 1 Verdere uitbreiding van."— Transcript van de presentatie:

1

2 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 1 DIA 1 Verdere uitbreiding van de GAL n GAL = Generic Array Logic l doordat de GAL-structuur zo universeel en toch zeer flexibel is, komen er slechts enkele verschillende types op de markt n GAL16V8 vervangt bijna alle 20-pens PALs n GAL20V8 vervangt bijna alle 24-pens PALs n de iets ruimere GAL22V10 is uitgegroeid tot een zeer vaak gebruikte, zeer praktische basiscomponent l voor grotere projecten kwamen nog op de markt : n GAL26CV12 met 14 vaste ingangen en 12 in/uitgangen l in dezelfde PLCC28-behuizing als de GAL22V10 worden nu alle pennen functioneel gebruikt (niet als isp-pennen) n GAL6001 en GAL6002 l 10 vaste ingangen, 10 in/uitgangen en 8 ‘begraven’ uitgangen (niet verbonden met een uitgangspen - zie verder) l nog steeds dezelfde PLCC28-behuizing, maar nu is er wat meer interne logica aanwezig

3 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 2 DIA 2 Uiteraard is er interesse in grotere PLD’s l door de ontwikkelingen in de IC-fabricage technologie zou nu bv. een 8x hogere dichtheid mogelijk zijn n men zou dus nu de GAL16V8 moeten kunnen ‘upscalen’ naar een GAL128V64 (zijnde 8x groter) n deze GAL128V64 zou dus 64 ingangen, 64 macrocellen en 64 I/O pennen moeten hebben, uiteraard in een grotere behuizing

4 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 3 DIA 3 Verdere uitbreiding van de GAL : beperkt ! n Probleem: l bij de GAL16V8 moest elke minterm kunnen samengesteld worden uit 16 variabelen (8 vaste ingangen + 8 in/uitgangen) n vermits elke variabele gewoon en geïnverteerd moet kunnen aangesloten worden, moet elke AND-poort in de AND-matrix van de GAL16V8 dus 16*2=32 ingangen hebben l bij de GAL128V64 (zijnde 8x groter) zouden we 64 vaste ingangen + 64 in/uitgangen hebben n elke AND-poort in de AND-matrix van de GAL128V64 zou dus maar liefst 128*2=256 ingangen moeten hebben !

5 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 4 DIA 4 Verdere uitbreiding van de GAL : beperkt ! n Probleem: l bij deze 8x upscaling moeten er dus 8 keer meer AND-poorten aanwezig zijn, maar deze moeten elk ook nog eens 8 keer groter zijn n de oppervlakte van de 128V64 zou dus 64 keer groter zijn dan die van de 16V8, alhoewel er slechts 8 keer meer in- en/of uitgangen zijn n om n keer meer logica te verkrijgen, hebben we dus n² meer chip area nodig  deze oplossing is zeer kost-inefficiënt n bovendien zou een AND256 minstens 8 keer trager zijn dan een AND32 omwille van capacitieve effecten, lekstromen, … n technisch is deze upscaling dus toch niet zonder meer haalbaar n daarnaast kan je je afvragen hoeveel functies er ook effectief gebruik zouden maken van alle (of een groot deel van de) 128 variabelen? n is het bijgevolg wel nodig dat we al deze variabelen gaan aansluiten op al de aanwezige AND-poorten? n neen, we bekijken een andere oplossing

6 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 5 DIA 5 Verdere uitbreiding van de GAL : de EPLD n Oplossing: l bij de 8x upscaling gaat men de inwendige opbouw van de GAL niet 8x lineair uitvergroten, maar wel 8x naast elkaar kopiëren n er zijn nu ook 8 keer meer AND-poorten nodig, maar de poorten zelf blijven even groot (en even snel) n elk blokje kan nu alleen maar functies opbouwen rond zijn ‘eigen’ variabelen n men zal wel moeten gaan zorgen dat er toch intern (een beperkt aantal) signalen kunnen doorgegeven worden van het ene blokje naar het andere n deze oplossingsmethode werd eerst gehanteerd door de firma Altera bij de introductie van hun EPLD’s l EPLD = Erasable PLD n deze waren gebaseerd op de (UV-wisbare) EPROM- technologie l Algemeen spreekt men van CPLD = Complex PLD

7 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 6 DIA 6 CPLD : basisprincipe n Een ‘Complex PLD’ is de samenvoeging van een aantal GAL- achtige blokken in één IC l elk I/O-blok verzorgt de aansluiting met een aantal pennen van het IC pins l om een grotere flexibiliteit te bekomen zorgt men ervoor dat een beperkt aantal signalen on-chip van het ene GAL-blokje worden doorgegeven naar het andere

8 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 7 DIA 7 CPLD : basisprincipe in detail n Een eerste GAL-achtig blok l samengesteld uit een aantal ‘macrocellen’ n met het programmeerbare AND-vlak n de OR-functie, EXOR voor eventuele inversie, flipflop, uitgangsmultiplexer en tri-state uitgangsbuffer n een tweede GAL-achtig blok l en tussen beide blokken een aantal programmeerbare verbindingen n Praktische componenten : l van 2 tot 100 GAL-achtige blokken in een CPLD l vaak 16 macrocellen per blok l som wordt samengesteld uit 5 à 20 mintermen

9 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 8 DIA 8 Nieuwe kenmerken n Probleem: l Indien in deze structuur een bepaalde pen als ingang wordt geselecteerd n de tri-state uitgangsbuffer wordt hiervoor als open schakelaar gebruikt n hierdoor kan de rest van de macrocell echter niet meer gebruikt worden! l Om dit verlies te compenseren voorziet men soms een aantal macrocellen die NIET OP EEN UITGANGSPEN AANGE- SLOTEN zijn n verder hebben ze dezelfde functionaliteit en interne aansluitmogelijkheden l Omdat deze cel niet rechtstreeks aan de buitenkant te zien is, spreekt men van een ‘begraven cel’ of ‘buried macrocell’ buried macrocell

10 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 9 DIA 9 Nieuwe kenmerken (2) n Probleem: l indien verschillende functies toch gebruik maken van dezelfde minterm, dan moet deze minterm telkens opnieuw gevormd worden met een andere AND-poort l dit is eigenlijk een verkwisting van mogelijkheden l er treden bovendien problemen op als er functies moeten samengesteld worden die méér mintermen nodig hebben dan er AND-poorten zijn voor de OR-poort n Oplossing: l men voorziet een aantal AND-poorten die niet rechtstreeks naar een OR-poort gaan, maar wel teruggekoppeld worden naar het AND-vlak l op deze wijze kunnen deze (deel)producttermen in meerdere macrocellen gebruikt worden en kan een functie opgebouwd worden uit een groter aantal mintermen l men noemt dit principe Product Term Sharing

11 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 10 DIA 10 Grootte van PLD’s : ‘logic capacity’ n Om de grootte van een PLD aan te geven, hanteert men het begrip “equivalent gates” l men berekent hoeveel NAND-poorten met 2 ingangen men nodig zou hebben om dezelfde schakeling op te bouwen l één macrocell (OLMC) van de GAL22V10 komt bv. ruwweg overeen met zo’n 20 NAND-poorten l de ‘logic capacity’ van de GAL22V10 is dus ca. 200 equivalent gates l SPLD’s gaan tot zo’n 200 equivalent gates n er kunnen zodoende 10 à 20 TTL-IC’s met hun beperkte inhoud (SSI = Small Scale Integration) vervangen worden door één SPLD l CPLD’s gaan van 100+ tot equivalent gates l let wel op: het aantal equivalente poorten is nooit exact te berekenen en is daarom vaak een (moeilijk te controleren) verkoopsargument...

12 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 11 DIA 11 Eerste generatie EPLD’s n ‘Classic’-reeks van ALTERA l verscheen op de markt in 1983 l gebaseerd op EPROM-technologie : Erasable Programmable ROM n te programmeren met programmer n wisbaar m.b.v. UV-licht n daarom hanteerde Altera de naam EPLD l deze reeks bevatte 4 componenten : EP330, EP610, EP910 en EP1810 n de eerste drie zijn eigenlijk vervangers voor PAL en GAL n pas vanaf de EP1810 komt de structuur van de Complex PLD duidelijk naar voor

13 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 12 DIA 12 Eerste generatie EPLD’s n ‘Classic’-reeks van ALTERA : EP330, EP610, EP910, EP1810 l flipflop bruikbaar als SR-, D-, JK- of T-FF l CLK kan globaal (synchroon) of lokaal (asynchroon) l was eigenlijk bedoeld als vervanger voor de GAL16V8 en de meeste 20-pens PALs l uit productie genomen in 1996 l de EP330 was de kleinste uit de reeks l hij bezat slechts 8 macrocellen met de gekende structuur

14 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 13 DIA 13 Eerste generatie EPLD’s n ‘Classic’-reeks van ALTERA : EP330, EP610, EP910, EP1810 l deze 16 macrocellen zijn duidelijk opgedeeld in 2 blokken, met ieder hun eigen (globale) klokingang l de EP610 was dubbel zo groot als de EP330 l hij bezit 16 macrocellen (met de gekende structuur) l verder zijn er nog 4 ingangspennen (‘dedicated inputs’) l verkrijgbaar als l EPROM-versie (24-pins ceramische DIL-behuizing) l beterkope OTP-versie (One Time Programmable) in 24p PlasticDIL of SOIC, 28p PLCC l verkrijgbaar in verschillende ‘speed grades’ : van 35 tot 10 ns propagation delay

15 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 14 DIA 14 Eerste generatie EPLD’s n ‘Classic’-reeks van ALTERA : EP330, EP610, EP910, EP1810 l deze 24 macrocellen zijn opnieuw opgedeeld in 2 blokken, met ieder hun eigen (globale) klokingang l verder zijn er nu 12 ingangspennen l verkrijgbaar als l EPROM-versie (40-pins ceramische DIL) l OTP-versie (40p Plastic DIL of 44p PLCC) l verkrijgbaar in ‘speed grades’ van 40 tot 12 ns propagation delay l de EP910 bezit 24 macrocellen

16 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 15 DIA 15 Eerste generatie EPLD’s n ‘Classic’-reeks van ALTERA : EP330, EP610, EP910, EP1810 l deze 48 macrocellen zijn verdeeld over 4 ‘kwadranten’ l elk ‘kwadrant’ bezit 8 locale en 4 globale macrocellen l bij de locale macrocellen kan er via de LOCAL BUS alleen feedback gebeuren naar andere macrocellen van hetzelfde kwadrant l de globale macrocellen hebben ook nog een feedback-pad naar de global bus en kunnen dus bij elke andere macrocell aangesloten worden l detailschema’s : lokale globale macrocell l de EP1810 bezit 48 macrocellen l verkrijgbaar als l EPROM-versie in 68p PGA l OTP-versie in 68p PLCC

17 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 16 DIA 16 Eerste generatie EPLD’s n ‘Classic’-reeks van ALTERA : EP330, EP610, EP910, EP1810 l de EP1810 bezit vier kwadranten met elk 8 locale macrocellen

18 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 17 DIA 17 Eerste generatie EPLD’s n ‘Classic’-reeks van ALTERA : EP330, EP610, EP910, EP1810 l de EP1810 bezit vier kwadranten met elk 8 locale en 4 globale macrocellen

19 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 18 DIA 18 Tweede generatie EPLD’s n ‘MAX’-reeks van ALTERA : Multiple Array matriX l MAX5000 reeks (1988), MAX7000 reeks (1991), MAX9000 reeks (1993) l aanvankelijk gebaseerd op EPROM-technologie (UV-erasable PROM), latere versies als E²PROM (Electrically Erasable PROM) l maakt geen gebruik meer van local en/of global bus, maar wel van een Programmable Interconnection Array of Switch Matrix n in de bus-structuur van de Classic-reeks was er voor elke uitgang een afzonderlijke draad naar de global en/of local bus n bij de switch matrix of PIA (Programmable Interconnect Array) van de MAX-reeks is dat niet meer het geval l men voorziet een bepaald aantal verbindingslijnen l elke uitgang kàn hierop aangesloten worden l alleen de uitgangen die ook effectief teruggekoppeld moeten worden, worden verbonden met een lijn in deze switch matrix

20 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 19 DIA 19 Altera MAX5000 reeks l geïntroduceerd in 1988, uit productie in 1996 l 6 verschillende componenten n EPM5016 en EPM5032: l slechts één Logic Array Block (LAB) l klein, maar snel n EPM5064, 5128, 5130 en 5192: l multi array matrix l voor grotere ontwerpen LAB’s macrocells macrocells /LAB expanders user I/O pins / 68 (84)72 equiv. gates EPM5128 in detail

21 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 20 DIA 20 Altera EPM5128 n 8 ‘dedicated inputs’ l ingangspennen die in elk blokje van de CPLD beschikbaar zijn n 8 LAB’s n PIA = Programmable Interconnection Array l LAB = Logic Array Block l elke LAB groepeert 16 macrocellen en is zodoende te vergelijken met een GAL32V16 l wordt in detail bekeken op volgend blad l de uitgangen van (de macrocellen in) elk LAB worden intern teruggekoppeld naar een aantal verbindingslijnen l elke LAB kan hier ook weer signalen (eventueel afkomstigvan een andere LAB) van aftakken l de PIA is zodanig opgebouwd dat de tijdsvertraging van een signaal steeds vast is n of een signaal van LAB A nu naar een ingang van LAB B gaat of helemaal naar LAB E, de tijdsvertraging zal in beide gevallen hetzelfde zijn

22 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 21 DIA 21 Altera EPM LAB n 8 LABs (Logic Array Blocks) in de EPM5128 n In elke LAB zijn er 16 macrocellen (in detail op volgend blad) n daarnaast zijn er nog ‘expanders’ n binnen het LAB zijn deze volledig beschikbaar (via de LAB interconnect) n naar andere LABs toe zijn de macrocell-uitgangen beschikbaar langs de PIA of Programmable Interconnect Array

23 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 22 DIA 22 Altera EPM macrocell n In elke LAB (Logic Array Block) zijn er 16 macrocellen n Elk van de acht LABs is zodoende te vergelijken met een GAL32V16

24 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 23 DIA 23 Altera EPM pennen n 8 LABs met elk 16 macrocellen veronderstelt 128 in/uitgangen n toch is de EPM5128 ondergebracht in een 68-pins behuizing l in LAB A, D, E en H zijn er slechts 8 van de 16 macrocellen naar buiten gebracht l in LAB B, C, F en G zijn er slechts 5 van de 16 macrocellen naar buiten gebracht l in totaal zijn dus slechts 48 van de 128 macrocellen extern aansluitbaar l de overige macrocellen kunnen enkel als ‘buried macrocell’ gebruikt worden n dit is meestal geen nadeel, want er moeten vaak interne tellers, state-machines, decoders enz. gerealiseerd worden, die toch niet naar buiten moeten komen n de EPM5130 heeft intern net dezelfde organisatie als de EPM5128, maar is ondergebracht in een 84-pens of een 100-pens behuizing l bij de 84-pins behuizing zijn er van elk LAB 6 macrocellen naar buiten gebracht n dus ook hier 48 van de 128 macrocellen extern bereikbaar l bij de 100-pins behuizing zijn er van elk LAB 8 macrocellen naar buiten gebracht n hier zijn er dus 64 van de 128 macrocellen extern bereikbaar

25 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 24 DIA 24 Altera MAX7000 reeks l geïntroduceerd in 1991 l EPROM technologie vervangen door EEPROM l 7 verschillende componenten n 600 tot 5000 usable gates n 2 tot 16 LABs met telkens 16 macrocellen n zeer snelle uitvoeringen: tot 5 ns propagation delay! n MAX7000S subfamilie met ISP en JTAG boundary-scan test (vanaf 1996) n MAX7000E subfamilie met uitgebreidere mogelijkheden l 6 Output Enables, 2 Global Clocks, slew rate control,... Feature Usable gates 6001,2501,8002,5003,2003,7505,000 Macrocells LABs Max User I/O t PD (ns) f cnt (MHz)

26 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 25 DIA 25 Altera MAX7000 block diagram

27 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 26 DIA 26 Altera MAX7000 macrocell

28 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 27 DIA 27 Altera MAX7000 expanders Shareable Expanders Parallel Expanders

29 Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 28 DIA 28 Altera - verdere productfamilies FLEX 10K FLEX 8000 Pins Usable Gates MAX 9000 FLASHlogic MAX 7000 Classic MAX5000


Download ppt "Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica CPLD : Complex Programmable Logic Devices DIA 1 DIA 1 Verdere uitbreiding van."

Verwante presentaties


Ads door Google