Inhoud Analyse van sequentiële netwerken Sequentiële bouwblokken

Presentatie over: "Inhoud Analyse van sequentiële netwerken Sequentiële bouwblokken"— Transcript van de presentatie:

1 Inhoud Analyse van sequentiële netwerken Sequentiële bouwblokken
het gedrag van teruggekoppelde poortnetwerken races en hazards synchroon versus asynchroon gedrag, geheugencellen Sequentiële bouwblokken Synthese van sequentiële netwerken incrementele gedragsbeschrijvingen toestandsminimalisatie Toestandsassignatie Aspecten van compositie en decompositie Verfijning en decompositie Spatiale versus temporale decomposities Composities van synchrone automaten Digitale elektronica

2 Netwerken met terugkoppeling
In poortschakelingen kan men heel gemakkelijk terugkoppeling invoeren; in taknetwerken vraagt dit bijkomende ingrepen. Digitale elektronica

3 Netwerken met terugkoppeling
Leiden tot vergelijkingen met 0, 1 of meer oplossingen Digitale elektronica

4 Netwerken met terugkoppeling
Wanneer 0 oplossingen: zinloos netwerk (althans voor realisatie van functies: beschrijving valt buiten Boole-algebra). Toch zinvol gedrag? Wanneer 2 of meer oplossingen: netwerk realiseert geen functie meer van inputs Waarde aan output afhankelijk van huidige en vorige inputs Circuit heeft geheugen Geheugen eindig: ten hoogste 2n toestanden, met n aantal knopen Digitale elektronica

5 Netwerken met terugkoppeling
Gedrag van sequentieel circuit niet enkel beschreven door huidige inputs, maar ook door voorgaande In het algemeen sequenties van inputs nodig, met bijhorende outputsequenties voor beschrijven van gedrag: omslachtig. Er bestaat echter een compacte wiskundige notatie: Reguliere Uitdrukkingen (zie Discrete Systemen) Gedragsbeschrijving kan ook incrementeel, na identificatie van toestand: huidige output enkel afhankelijk van huidige input en toestand volgende toestand enkel afhankelijk van huidige input en toestand Digitale elektronica

6 Netwerken met terugkoppeling
Digitale elektronica

7 Analyse van poortnetwerken met terugkoppeling
Doelstelling: gegeven een teruggekoppeld poortnetwerk, zoek een representatie van de functies fu en fs, en ga na of gedrag van circuit correct weergegeven wordt. Vereist het identificeren van de interne toestanden Beperkingen: wij zoeken gedrag bij enkelvoudige veranderingen aan input (Single Input Change SIC) wij wachten tot netwerk tot rust komt vóór nieuwe inputs (Fundamentele Mode) Digitale elektronica

8 Knippen in netwerken Levert oplosbaar stelsel van Boolese vergelijkingen Afmeting beschrijving exponentieel in aantal knipplaatsen Resultaat: toestandstransitietabel Digitale elektronica

9 Knippen in netwerken Transitiediagrammen geven meer overzicht X2+ X1-
11.0 01.0 00.0 X1+ L L 11.1 01.1 X1- X1+ X2- X2+ X2+ 10.1 00.1 X1+ L 10.0 Digitale elektronica

10 Knippen in netwerken Digitale elektronica

11 Knippen in netwerken Digitale elektronica L 11.110 11.010 11.011
10.011 00.011 01.011 11.111 01.111 00.111 00.100 00.110 10.110 10.100 11.100 01.100 01.110 10.101 10.111 D+ D- C+ C- Digitale elektronica

12 Het werkelijk gedrag Sommige circuits gedragen zich niet zoals voorspeld door TTT Mogelijke oorzaken: kritische races statische en dynamische hazards essentiële hazards Behandeling vraagt nauwkeurig onderzoek van circuit zelf Digitale elektronica

13 Kritische races Probleem: transities in interne toestand groter dan Hamming-1. Meer dan 1 toestandselement verandert van waarde Precieze volgorde waarin toestandsgrootheden veranderen ligt niet vast: veel paden van begin naar eind Sommige paden kunnen stabiele toestanden bevatten Digitale elektronica

14 Kritische races Voorbeeld
01.110 Voorbeeld als of stabiel zouden zijn, is correcte werking niet gegarandeerd Oplossing: beperk overgangen tot Hamming-1 C+ 11.110 L L 11.010 11.111 L L L 11.011 C- C+ 01.011 L 01.111 Digitale elektronica

15 Statische en dynamische hazards
In TTT wordt eindwaarde opgenomen die netwerk-outputs zullen aannemen bij opgegeven inputs Reële circuits kunnen overgangsverschijnselen vertonen, zelfs bij Hamming-1-transities (SIC): korte piek of kloof op constant niveau (statische hazard) gewenste overgang voorafgegaan door kort impuls (dynamische hazard) Deze worden bepaald door de precieze topologie van het circuit, en vindt men niet terug in TTT Bijkomende analyse nodig om overgangsverschijnselen in combinatorische circuits op te sporen Digitale elektronica

16 Statische hazards statische hazard x1 x3 000 001 010 011 110 111 100
101 x2 Digitale elektronica

17 Dynamische hazards x1 x2 x3 x4 0000 0001 0011 0010 0100 0101 0111 0110
1100 1101 1111 1110 1000 1001 1011 1010 Digitale elektronica

18 Statische hazards eliminatie door invoeren van redundantie
x1 x3 000 001 010 011 110 111 100 101 x2 Digitale elektronica

19 Essentiële hazards In sommige circuits race tussen inputs en toestandssignalen Kan niet vermeden worden tenzij men de bovengrens op een poortvertraging kent. Dan kan men extra vertraging (met gekende ondergrens) opnemen in terugkoppellussen c.Y1Y2: 0.001.00 1.01 0.00 1.00 1.01 1.11 Digitale elektronica

20 Essentiële hazards Kan gevonden worden door ternaire analyse
Digitale elektronica

21 Beperkende voorwaarden voor analyse
Circuits zullen zich gedragen volgens wat de TTT voorspelt onder restrictieve voorwaarden: Hamming-1-transities op inputs Wachten tot eindtoestand bereikt vóór nieuwe inputwijzigingen (fundamentele mode) Geen essentiële hazards: netwerken zien eerst inputverandering, pas nadien toestandsverandering Toestandsverandering Hamming-1 Alle netwerken hazardvrij voor Hamming-1-transities Digitale elektronica

22 Netwerken met geheugencellen
Ontwerp van teruggekoppelde poortcircuits bijzonder delicaat wegens voorgaande problemen Kan sterk vereenvoudigd worden door invoering van geheugencellen in de terugkoppellussen Geheugencel = klein deelnetwerk dat zelf bestaat uit teruggekoppelde poortschakeling, met goed gekend gedrag Twee soorten geheugencellen: inputsynchrone (of asynchrone) kloksynchrone Digitale elektronica

23 Asynchrone geheugencellen
Transities op de inputs van de cel bepalen zowel ogenblik als aard van de transitie Analyse en ontwerp van schakelingen met dergelijke cellen niet drastisch eenvoudiger dan teruggekoppelde poortschakelingen Een stijgflank op X1 of X2 kan de cel doen omkippen: een stijgflank op X1 zorgt voor Y1=1, een stijgflank op x2 zorgt voor Y1=0 Een asynchrone Set/Reset Flipflop Digitale elektronica

24 Synchrone geheugencellen
Cel bevat gescheiden klokingangen en data-ingangen Klokingang bepaalt ogenblik waarop transitie kan gebeuren Data-ingang bepaalt nieuwe toestand Enkel een stijgflank op C kan de cel doen omkippen: een stijgflank op C met D=1 zorgt voor Q1=1, een stijgflank op C met D=0 zorgt voor Q1=0 Transities op D buiten klein interval rond kloktransitie hebben geen invloed Een flankgestuurde D-Flipflop Digitale elektronica

25 Synchrone geheugencellen
Als de cel ongevoelig is aan de data-ingangen bij inactieve klok, dan wordt analyse en ontwerp van schakelingen met dergelijke cellen veel eenvoudiger De voorwaarden reduceren tot: De klok mag niet te snel aangestuurd worden (fundamentele mode !) -- dit vereist echter kennis van een bovengrens op poortvertraging Inputs van het circuit moeten stabiel gehouden worden in beperkt interval rond kloktransitie Aangezien hazards zich afspelen tijdens input-veranderingen, of juist na toestandsveranderingen, is de geheugencel hiervoor ongevoelig geworden. Ook Hamming>1-transities zijn ongevaarlijk geworden Digitale elektronica