Computerarchitectuur

Presentatie over: "Computerarchitectuur"— Transcript van de presentatie:

1 Computerarchitectuur
V1CP1 – week 5 Computerarchitectuur

2 Blokschema computersysteem
adresbus databus controlebus CPU MEMORY I/O

3 Componenten van een computersysteem
CPU Het rekenhart van een computer Voert instructies, ‘eenvoudige rekenstapjes’, uit Geheugen Voor de opslag van instructies en data I/O Voor communicatie met de buitenwereld, d.w.z. Harde schijf Netwerkkaart Beeldscherm Etc. ... Bussen Voor de verbinding van de componenten

4 Buslijnen Een bus is een verzameling parallelle verbindingen (lijnen), waarbij iedere lijn 1 bit kan transporteren 8 bits bus

5 Onderdelen systeembus
Databus transporteert data en instructies tussen registers ingang en uitgang Adresbus transporteert adressen waar de data of instructies heen moeten of vandaan moeten komen alleen ingang Controlebus transporteert de signalen die nodig zijn om data- en adres transport te coördineren

6 Geheugen module Opslag van data en instructies
primair geheugen secundair (achtergrond)geheugen Bevat vele cellen voor een bepaald aantal bits (b.v. 8) elke cel heeft een adres capaciteit = aantal cellen * bits per cel Beschikt over een aantal adreslijnen bepaalt het aantal cellen n lijnen  maximaal 2n cellen Beschikt over een aantal datalijnen vaak gelijk aan het aantal bits per cel

7 Random Access Memory (RAM)
alle geheugenplaatsen kunnen in willekeurige volgorde worden gelezen en geschreven verliest zijn inhoud als de spanning wegvalt

8 Aansluiting RAM module
CS - Chip Select R/W - Read/Write

9 Soorten RAM geheugen Statische RAM (SRAM) Dynamische RAM (DRAM)
onthoudt de data zolang de voedingsspanning aanwezig is Dynamische RAM (DRAM) verliest zijn data na verloop van enkele ms en moet daar regelmatig worden ‘opgefrist’; de refresh cycle compacter dan DRAM (factor 4) adreslijnen worden vaak gemultiplext

10 Multiplexing van adreslijnen
RAS - Row Address Strobe CAS - Column Address Strobe

11 SIMM van DRAM modules

12 ROM geheugen Read Only Memory heeft ook random access!
behoudt zijn inhoud als de stroom wegvalt heeft vele varianten ‘echt’ ROM – inhoud wordt vastgelegd bij fabricage PROM – is eenmalig programmeerbaar EPROM – kan worden gewist met UV licht EEPROM – kan bloksgewijs elektrisch worden gewist flash EEPROM – kan met 1 actie (1 flash) worden gewist

13 EPROM module CS - Chip Select PGM - Program

14 Blokschema computersysteem met ROM
adresbus databus controlebus CPU RAM I/O ROM

15 Central Processing Unit (CPU)
n bepaalt het adresbereik – max. 2n geheugenregisters m – vaak gelijk aan het aantal bits per register

16 Opbouw van de CPU adresbus BIU databus controlebus ALU Registers
Status register Stack pointer PC ICU Instructie register TU

17 Onderdelen van de CPU CPU = Central Processing Unit
ICU = Internal Control Unit TU = Timing Unit ALU = Arithmetische/Logische Unit BIU = (Basic) Input/Output Unit Registers (General Purpose) Program Counter (PC) Stackpointer Statusregister Instructieregister

18 Bus timing adres data adres stabiel R/W Lees cyclus Schrijf cyclus

19 Werking van een processor
Haal een instructie op (Fetch) zet inhoud PC op adresbus geef een leessignaal op controlebus verhoog inoud van PC plaats data van databus in Instructie Register Decodeer de instructie (Decode) Voer de instructie uit (Execute) Sla het resultaat op (Store) Ga naar 1

20 Stored Program Architecture
John von Neumann ( )

21 Instruction Execution
Von Neumann cyclus S Store Result F Instruction Fetch E Instruction Execution D Instruction Decode

22 Opdrachten Bestudeer hfdst.7.1 t/m 7.3.2 (uitgezonderd intermezzo’s)
Lees hfdst. 7.4 t/m (uitgezonderd intermezzo’s) Maak opgaven 7.1, 7.2, 7.6 en 7.7