Architectuur & Computerorganisatie

Slides:



Advertisements
Verwante presentaties
Extern-Geheugen Henry van Aarssen 2009/2010 Extern-Geheugen
Advertisements

Snelheid van digitale IC’s
PROS2 Les 13 Programmeren en Software Engineering 2.
Hoe werkt een rekenmachine?
Serieel naar parallel omzetting
Reeds behandelde PLD-soorten:
Parallel naar serieel omzetting
Inhoudstafel Inleiding De basis van digitaal ontwerp
Extern Geheugen Lol.
Het computergeheugen.
Inleiding fysische informatica
Arduino project.
Basisgeheugenschakelingen
Logische schakelingen
bewerkingen in programmeeromgevingen
Auteursomgeving voor Digitale Componenten
1 Hoe werkt een computer nu precies? Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam Met steun van stichting Edict.
VHDL Taal beschrijvingen
Digitaal 2. De NEN- en NOF-poort.
Week 2: Microarchitectuur niveau ALU en datapad
Computerarchitectuur
George Boole ( ) The Mathematical Analysis of Logic (1847) An Investigation of the Laws of Thought (1854) BOOLEAANSE LOGICA.
Cursus VHDL Aansturing van een stappenmotor Peter Slaets KHLim.
Digitale foto Megapixel à 3 bytes = 12 Megabyte.
Inhoud (1) De ontwerpruimte en haar terminologie
5JJ20: Computerarchitectuur 2M200: Inleiding Computersystemen
1 Ben Bruidegom AMSTEL-instituut Universiteit van Amsterdam Reehorstconferentie 2007 NLT-module Digitale Techniek Ontwerpen van digitale schakelingen met.
1Ben Bruidegom Hoe werkt een rekenmachine? Ben Bruidegom AMSTEL Instituut Universiteit van Amsterdam.
Auteursomgeving voor Digitale Componenten
Logica en Schakelalgebra
1 Woudschotenconferentie 2006 Ben Bruidegom AMSTEL-instituut Universiteit van Amsterdam NLT-module Digitale Techniek Ontwerpen van digitale schakelingen.
1Ben Bruidegom A Harvard Machine Recapitulatie Calculator Calculator  Calculator met “loopjes” Calculator met “loopjes”  Processor.
1Ben Bruidegom 1 Sequentiële schakelingen Toestand uitgang bepaald door:  ingangen &  vorige toestand uitgang.
Complexe schakelingen
Sequentiële schakelingen
Satelliet geodesie (ge-2112)
MICPRG Les 11 Microcontroller Programmeren in C. 112 Datastructuren in C Werkgeheugen (PC en microcontroller): Statische datastructuren (vaste grootte):
SPLD : Simple Programmable Logic Devices Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica DIA 1 DIA 1 Logische functie n Elke logische.
Dirk Smets KHLim - dep. IWT Digitale Elektronica Programmeerbare Logica FPGA : Field Programmable Gate Array DIA 1 DIA 1 Verdere FPGA-producten Discontinued!
Hoe werkt een rekenmachine?
Talstelsels, rekenen en rekenschakelingen
1Ben Bruidegom 1 De Harvard Machine Van rekenmachine met “loopjes” naar processor.
Finite State Machines.
Ben Bruidegom 1 Sequentiële schakelingen Toestand uitgang bepaald door:  ingangen;  vorige toestand uitgang.
Talstelsels, rekenen en rekenschakelingen
Signaalverwerking Verwerkers. IR-buitenlamp. IJkgrafiek sensor.
Inleiding programmeren in C++ Life Science & Technology Inleiding
Tussentoets Digitale Techniek. 1 november 2001, 11:00 tot 13:00 uur. Opmerkingen: 1. Als u een gemiddeld huiswerkcijfer hebt gehaald van zes (6) of hoger,
1/1/ /e/e eindhoven university of technology OGO 1.2 project Startbijeenkomst Een microprocessor… …om warm voor te lopen.
1/1/ eindhoven university of technology / faculty of Computer Science 2IC20:Computersystemen Week 4: Digitale logica niveau klokken en geheugens.
1/1/ eindhoven university of technology / faculty of Computer Science 2IC20:Computersystemen Week 2: IDaSS.
Informatica: Binair rekenen.
CMOS Technologie.
H1 Informatie digitaal §1.1 Bits en bytes Informatie in nullen en enen
2 Logische bouwstenen. Computersystemen 1
Bit`s en logische bouwstenen informatie. zVorm zInhoud Teken en betekenis Informatie heeft: symbool of teken boodschap.
Onderwerp: PIC assembler programmeren
Bits & bytes.
Les 3: Digitale Logica.
1 K. Werschkull Programmeren in Delphi 7 De ontwikkeling van de computer Programmeertalen Compilers Hoofdstuk 1 Hoofdstuk 1: De ontwikkeling van de computer.
Programmeren met Reeksen
Digitale Methoden Onderdeel van vak Computer Systemen
Modelleren en Programmeren voor KI Practicumopdracht 4: SAT Solver
NASK leerjaar 3 H6 Schakelingen §4 Transistor.
Logische basisfuncties
Inleiding fysische informatica
Elektronische schakelingen en logische poorten
Meer dan een schakelaar
Meer dan een schakelaar
Handig rekenen met eigenschappen
Transcript van de presentatie:

Architectuur & Computerorganisatie Ben Bruidegom Architectuur & Computerorganisatie Docenten: Ben Bruidegom Andy Pimentel Studentassistent: Jeroen Bulters Werkvorm: Studio Classroom Rooster voor vandaag: Aanvang colleges 10.00 college Boole algebra 11.30 college Boole algebra + Demo SIM-PL 13.30 college PLA’s

Architectuur & Computerorganisatie Ben Bruidegom Architectuur & Computerorganisatie Tijdsbesteding: 8 a 10 uur per week Literatuur Boek Syllabus Beoordeling: Deeltentamen Architectuur/ Digitale techniek 50% Practicum Architectuur/Digitale techniek Deeltentamen Computerorganisatie 50% Beide onderdelen  5,5

Beoordeling Architectuur Ben Bruidegom Beoordeling Architectuur Ieder afgerond practicum levert 3 punten op Maximum aantal punten 6 * 3 = 18 punten Tentamen 82 punten Totaal 100 punten Bonuspracticum week 7 4 punten

Logica en Schakelalgebra Ben Bruidegom Logica en Schakelalgebra Ben Bruidegom AMSTEL Instituut FNWI UvA

Propositiecalculus proposities 2 + 3 = 5 7 < 8 het regent ik kom Ben Bruidegom Propositiecalculus proposities 2 + 3 = 5 7 < 8 het regent ik kom

Propositiecalculus proposities samengestelde proposities 2 + 3 = 5 Ben Bruidegom Propositiecalculus proposities 2 + 3 = 5 7 < 8 het regent ik kom samengestelde proposities 2 + 3 = 5 en 7 < 8 het regent niet het regent of het regent niet het regent en het regent niet

De verzameling B B = { true, false } p,q = Boolse variabelen Ben Bruidegom De verzameling B B = { true, false } p,q = Boolse variabelen Operatoren op B de conjunctie p  q (“ p en q “) de disjunctie p  g (“ p of q “) de negatie p (“ niet p “)

Waarheidstabel conjunctie Ben Bruidegom Waarheidstabel conjunctie

Waarheidstabel disjunctie Ben Bruidegom Waarheidstabel disjunctie

Waarheidstabel negatie Ben Bruidegom Waarheidstabel negatie

Schakel algebra B = { 0, 1 } p = Boolse variabele Operatoren op B Ben Bruidegom Schakel algebra B = { 0, 1 } p = Boolse variabele Operatoren op B de conjunctie p . q (“ p en q “) de disjunctie p + q (“ p of q “) de negatie (“ niet y “)

Ben Bruidegom Waarheidstabel van de conjunctie (and) en disjunctie (or) en negatie (not)

Priority of operators 1e) not 2e) and 3e) or p + y.z = p + (y.z) Ben Bruidegom Priority of operators 1e) not 2e) and 3e) or p + y.z = p + (y.z) (p + y).z

Rekenregels: y . 0 = ? y + 0 = y . 1 = y + 1 = y . y = y + y = y . = Ben Bruidegom Rekenregels: y . 0 = ? y . 1 = y . y = y . = y + 0 = y + 1 = y + y = y + =

Rekenregels: y . 0 = 0 y + 0 = y . 1 = ? y + 1 = y . y = y + y = y . = Ben Bruidegom Rekenregels: y . 0 = 0 y . 1 = ? y . y = y . = y + 0 = y + 1 = y + y = y + =

Rekenregels: y . 0 = 0 y + 0 = ? y . 1 = y y + 1 = ? y . y = ? Ben Bruidegom Rekenregels: y . 0 = 0 y . 1 = y y . y = ? y . = ? y + 0 = ? y + 1 = ? y + y = ? y + =

Rekenregels: y . 0 = 0 y . 1 = y y . y = y y . = 0 y + 0 = y y + 1 = 1 Ben Bruidegom Rekenregels: y . 0 = 0 y . 1 = y y . y = y y . = 0 y + 0 = y y + 1 = 1 y + y = y y + = ? y y . 1

Rekenregels: y . 0 = 0 y . 1 = y y . y = y y . = 0 y + 0 = y y + 1 = 1 Ben Bruidegom Rekenregels: y . 0 = 0 y . 1 = y y . y = y y . = 0 y + 0 = y y + 1 = 1 y + y = y y + = 1 y y + 1

Overige wetten Associatieve wet: Commutatieve wet: Ben Bruidegom Overige wetten Associatieve wet: (p + y) + z = p + (y + z) (p . y) . z = p . (y . z) Commutatieve wet: y + z = z + y y . z = z . y Distributieve wetten p .(y + z) = p.y + p.z p +(y.z) = (p + y).(p + z)

Absorptie wetten: z + y.z = z z.(y + z) = z y + .z = y + z Ben Bruidegom Absorptie wetten: z + y.z = z z.(y + z) = z y + .z = y + z y . ( +z) = y . z

Bewijs: Bewijs: m.b.v. waarheidstabel (zelf doen) Ben Bruidegom Bewijs: Bewijs: m.b.v. waarheidstabel (zelf doen) m.b.v. schakelalgebra m.b.v. 2e distributieve wet (zie syllabus 1-2) m.b.v. De Morgan (zie syllabus 1-3)

Ben Bruidegom Wetten van de Morgan:

Ben Bruidegom Wetten van de Morgan:

Ben Bruidegom Wetten van de Morgan:

Ben Bruidegom Wetten van de Morgan: Wetten gelden ook voor ‘n’ termen:

Bewijs m.b.v. truth table: Ben Bruidegom Bewijs m.b.v. truth table:

Bewijs m.b.v. truth table: Ben Bruidegom Bewijs m.b.v. truth table:

Bewijs m.b.v. truth table: Ben Bruidegom Bewijs m.b.v. truth table:

Bewijs m.b.v. truth table: Ben Bruidegom Bewijs m.b.v. truth table:

Zeilen  Wind en Vrij Waneer ga ik niet zeilen? Ben Bruidegom Analogon Zeilen  Wind en Vrij Waneer ga ik niet zeilen?

Waneer ga ik niet zeilen? Niet zeilen  Geen Wind of niet Vrij Ben Bruidegom Waneer ga ik niet zeilen? Niet zeilen  Geen Wind of niet Vrij

Poorten Spanningsniveaus Transistor transistor logica (TTL) ‘0’ ‘1’ Ben Bruidegom Poorten Spanningsniveaus Transistor transistor logica (TTL) ‘0’ ‘1’ Ingang 0 – 0,8 V 2,0 – 5 V Uitgang 0 – 0,5 V 3,3 – 5 V

Poorten inverter AND-poort Z = v .w NAND-poort v z 1 v w Z 1 v w Z 1 Ben Bruidegom Poorten v z 1 inverter v w Z 1 AND-poort Z = v .w v w Z 1 NAND-poort

Ben Bruidegom Poorten vervolg OR-poort v w x Z 1 Z = v +w + x

Ben Bruidegom Poorten vervolg NOR-poort v w x y Z 1

Ben Bruidegom Poorten vervolg EXOR-poort v w Z 1

Ben Bruidegom Hotelschakeling

Ben Bruidegom Implementation: PIDAC-systeem heeft alleen NAND-poorten en EXOR-poorten & NAND-gate y z

Hoe gebruik ik een NAND-poort als inverter? Ben Bruidegom Hoe gebruik ik een NAND-poort als inverter?

Hoe gebruik ik een NAND-poort als inverter? Twee oplossingen: Ben Bruidegom Hoe gebruik ik een NAND-poort als inverter? Twee oplossingen: v ingang en w = 1 ( niet aansluiten ) v = w (v en w doorverbinden)

Ben Bruidegom Pauze Daarna: opgaven 1.5.1 & 1.5.2 bladzijde 1-8

Ben Bruidegom problem solution

Ben Bruidegom problem Truth table solution

Ben Bruidegom problem Truth table Boole expression solution

problem Truth table Boole expression Reduced Boole expression solution Ben Bruidegom problem Truth table Boole expression Reduced Boole expression solution

problem Truth table Boole expression Reduced Boole expression solution Ben Bruidegom problem Truth table Boole expression Reduced Boole expression solution Boole algebra

Implementation problem Truth table Boole expression Reduced Boole Ben Bruidegom Implementation problem Truth table Boole expression Reduced Boole expression solution Boole algebra

Ben Bruidegom SIM-PL Demo SIM-PL PLA’s

Majority voting system Ben Bruidegom Majority voting system Set value a c b a Signal cond. sensor a Majority Voter Valve control b v Signal cond. sensor b c Vat Signal cond. sensor c valve redundant system

Ben Bruidegom Truth table

Ben Bruidegom Truth table

Ben Bruidegom Truth table  Boole exp.

Ben Bruidegom Truth table  Boole exp.

Max term representatie Ben Bruidegom Boolean expression Max term representatie

Boole expr.  simplified Boole expr. 4/5/2017 Ben Bruidegom Boole expr.  simplified Boole expr.

Boole expr.  simplified Boole expr. 4/5/2017 Ben Bruidegom Boole expr.  simplified Boole expr.

Boole expr.  simplified Boole expr. Ben Bruidegom Boole expr.  simplified Boole expr.

Simplified Boole expression Ben Bruidegom Simplified Boole expression

Ben Bruidegom Implementation y y & 1 z z NAND-gate NOR-gate

Implementation with NAND-gates Ben Bruidegom Implementation with NAND-gates

Implementation with NAND-gates Ben Bruidegom Implementation with NAND-gates

Implementation with NAND-gates Ben Bruidegom Implementation with NAND-gates & & & &

Implementation with NAND-gates Ben Bruidegom Implementation with NAND-gates a b c & & & v &

Bewijs: z.(y + z) = z z.(y + z) = z.y + z.z = Ben Bruidegom Bewijs: z.(y + z) = z z.(y + z) = z.y + z.z = toepassen eerste distributieve wet

Ben Bruidegom Bewijs: z.(y + z) = z z.(y + z) = z.y + z.z = z.y + z = z.(y + 1) = z.1 = z

Bewijs: p + (y.z) = (p+y).(p+z) Ben Bruidegom Bewijs: p + (y.z) = (p+y).(p+z) (p+y).(p+z) = p.p + p.z + y.p + y.z =

Bewijs: p + (y.z) = (p+y).(p+z) Ben Bruidegom Bewijs: p + (y.z) = (p+y).(p+z) (p+y).(p+z) = p.p + p.z + y.p + y.z = = p + p.z + y.p + y.z =

Bewijs: p + (y.z) = (p+y).(p+z) Ben Bruidegom Bewijs: p + (y.z) = (p+y).(p+z) (p+y).(p+z) = p.p + p.z + y.p + y.z = = p + p.z + y.p + y.z = = p.(1 + z+ y) + y.z = p + y.z

Programmerbare logica Ben Bruidegom Programmerbare logica Read-only memory (ROM) Voorbeeld: ASCII karakters (blz. 7 – 3)

Programmeerbare logica Ben Bruidegom Programmeerbare logica Read-only memory (ROM) Programmable ROM (PROM)

Programmeerbare logica Ben Bruidegom Programmeerbare logica Read-only memory (ROM) Programmable ROM (PROM) Erasable programmable ROM (EPROM) Hele geheugen wissen met UV-licht

Programmeerbare logica Ben Bruidegom Programmeerbare logica Read-only memory (ROM) Programmable ROM (PROM) Erasable programmable ROM (EPROM) Electrically erasable programmable read-only memory. (EEPROM) EEPROM is similar to flash memory (sometimes called flash EEPROM). The principal difference is that EEPROM requires data to be written or erased one byte at a time whereas flash memory allows data to be written or erased in blocks. This makes flash memory faster.

Programmeerbare logica Ben Bruidegom Programmeerbare logica Read-only memory (ROM) Programmable ROM (PROM) Erasable programmable ROM (EPROM) Electrically erasable programmable read-only memory. (EEPROM) Programmable logic array (PLA) Bovenstaande “geheugens” zijn geen geheugens maar combinatorische schakelingen. Een uitgang is alleen afhankelijk van de waarden van één of meer ingangen.

Programmable logic arrays (PLA’s) Ben Bruidegom Programmable logic arrays (PLA’s) Figuur B.5 bladzijde B-12

Ben Bruidegom AND – OR logic Figuur B.6 bladzijde B-14

Ben Bruidegom PLA Figuur B.7 bladzijde B-14

Field Programmable Logic Array (FPGA) Ben Bruidegom Field Programmable Logic Array (FPGA)

Huiswerkopgave Probleem: Ben Bruidegom Huiswerkopgave Probleem: Een boer wil een rivier oversteken met een geit, een kool en een wolf in een boot waar slechts plaats is voor de boer en één van de drie. Ook mag de geit niet met de wolf of met de kool alleen achterblijven. Ken aan {boer, geit, kool, wolf } de waarde ‘0’ toe als die zich op de linker oever van de rivier bevinden en ‘1’ op de rechter oever. Ontwerp m.b.v. SIM-PL een schakeling met zo weinig mogelijk NAND-poorten. Organiseer de overtocht, schrijf hiervoor een “programma” binnen de SIM-PL omgeving. Lever volgende week een afdruk van het schema in ( 1 practicum punt).