De presentatie wordt gedownload. Even geduld aub

De presentatie wordt gedownload. Even geduld aub

1 Auteursomgeving voor Digitale Componenten SIM-PL Ben Bruidegom Wouter Koolen-Wijkstra AMSTEL I NSTITUUT F ACULTEIT DER N ATUURWETENSCHAPPEN, W ISKUNDE.

Verwante presentaties


Presentatie over: "1 Auteursomgeving voor Digitale Componenten SIM-PL Ben Bruidegom Wouter Koolen-Wijkstra AMSTEL I NSTITUUT F ACULTEIT DER N ATUURWETENSCHAPPEN, W ISKUNDE."— Transcript van de presentatie:

1 1 Auteursomgeving voor Digitale Componenten SIM-PL Ben Bruidegom Wouter Koolen-Wijkstra AMSTEL I NSTITUUT F ACULTEIT DER N ATUURWETENSCHAPPEN, W ISKUNDE EN I NFORMATICA U NIVERSITEIT VAN A MSTERDAM

2 2 B. Bruidegom en W. Koolen-Wijkstra Programma Inleiding SIM-PL  Digitale Componenten  Demo Simulator  Demo Editor Practicum Koffiepauze Demo  Rekenmachine en  Harvard Processor Practicum vervolg Discussie:  Is SIM-PL geschikt voor het VO?  Wat moet er beter?  Wil ik SIM-PL dan gaan gebruiken?

3 3 B. Bruidegom en W. Koolen-Wijkstra Objecten: Digitale Componenten Hardware met alle in/uitgangen 0 of 1 Complexiteit  Van poort tot processor  Hiërarchische compositie Timing AND/OR /XOR- poort 2 * 4 bit opteller Full Adder 16 bit ALU 16 bit rekenmachine 16 bit Processor

4 4 B. Bruidegom en W. Koolen-Wijkstra Voorbeeld poortschakeling: “Majority Voter” redundant system Majority Voter Signal cond. sensor a Signal cond. sensor b Signal cond. sensor c Valve control a Yb c Vat valve cba Set value

5 5 B. Bruidegom en W. Koolen-Wijkstra Waarheidstabel “Majority Voter” Formule: Y = (a AND b) OR (a AND c) OR (b AND c) Benodigde componenten: - Drie AND-poorten met twee ingangen - Eén OR-poort met drie ingangen Logica

6 6 B. Bruidegom en W. Koolen-Wijkstra Schema “Majority Voter”

7 7 B. Bruidegom en W. Koolen-Wijkstra Demo SIM-PL Executer

8 8 B. Bruidegom en W. Koolen-Wijkstra Ontwerpen van componenten en schakelingen Simple (basis) Basisfiguren Input/Output Programmering Delay Complex (hiërarchie) Subcomponenten Input/Output Verbindingen

9 9 B. Bruidegom en W. Koolen-Wijkstra Voorbeeld: 4 bits opteller

10 10 B. Bruidegom en W. Koolen-Wijkstra Demo SIM-PL Editor Simple Component –Bouwen XOR poort Complex Component –Full Adder bouwen uit: Majority Voter Twee XOR-poorten

11 11 B. Bruidegom en W. Koolen-Wijkstra 16 bit rekenmachine Instruction Memory ALU PC Instruction Address First Register Address Data Second Register Address Data Destination Reg. Address Data 4 bit address 16 bit data 3 bit control Registers (16)

12 12 B. Bruidegom en W. Koolen-Wijkstra Instructieset MnemonicBetekenisVoorbeeldBetekenis LOAD rd, immLaad getal in registerLOAD $1, 0x 0020 r1  0x0020 MOVE rd, rtCopy registerMOVE $3, $2 r3  r2 ADD rd, rs, rtOptellen registersADD $5, $6, $7 r5  r6 + r7 SUB rd, rs, rtAftrekken registersSUB $5, $6, $7 r5  r6 - r7 ADDI rd, rs, immOptellen register en constanteADDI $5, $6, 0x1234 r5  r6 + 0x1234 SUBI rd, rs, immAftrekken register en constanteSUBI $7, $6, 0x1234 r7  r6 - 0x1234

13 13 B. Bruidegom en W. Koolen-Wijkstra 16 bit rekenmachine SUBI $4, $3, 0100

14 14 B. Bruidegom en W. Koolen-Wijkstra Demo rekenmachine

15 15 B. Bruidegom en W. Koolen-Wijkstra Van rekenmachine  processor Toevoegen:  Data Memory  Componenten om “loopjes” te kunnen executeren

16 16 B. Bruidegom en W. Koolen-Wijkstra Uitbreiding met Data Memory Instruction Memory Registers (16)Data Memory ALU PC Instruction Data in Address Register # Data Data out Bij een Harvard architectuur is het geheugen gescheiden in twee delen: instructiegeheugen en datageheugen

17 17 B. Bruidegom en W. Koolen-Wijkstra Uitbreiding instructieset: Instruction Memory RegistersData Memory ALU PC Instruction Data Address 1 st register # 2 nd register # Dest. reg. # Data SW $r0, 100($r1) Memory[$r ] = $r0 100 LW rd, rs,indexLoad Word from Memory LW $2, 0x8($1) R2  Address (8 + r1) SW rs, rt, indexStore Word to Memory SW $2, 0x8($1) Address (8 + r1)  r2

18 18 B. Bruidegom en W. Koolen-Wijkstra Instruction Memory Registers Data Memory ALU PC Instruction Data out Address 1 st register # 2 nd register # Dest. reg. # Data in FFFB z Branch ADD & Offset LOAD Data out Uitbreiding hardware en instructieset voor ‘loopjes’: BRA offsetBranch Always to “label” BRA label PC  PC + offset BZ rt, offsetBranch if rt = 0 BZ $6, endIf (r6 = 0) goto ‘end’ BEQ rs, rt, offsetBranch if rs = rt BEQ $6, $8, loopIf (r6 = r8) goto ‘loop’

19 19 B. Bruidegom en W. Koolen-Wijkstra De status van de Harvard machine na het uitvoeren van de instructie Load Immediate 0x01FD

20 20 B. Bruidegom en W. Koolen-Wijkstra Geeft inzicht in de werking van digitale schakelingen op alle niveau’s Auteursomgeving voor docenten en scholieren Geschikt voor “profielwerkstukken”  Uitgewerkt werkstuk met handleiding voor Mastermind Beschikbaar onder GPL licentie (Free Software) Wordt toegepast in het WO en binnenkort ook in het HBO  Project Digitale Universiteit i.s.m. Hogeschool van Amsterdam Waarom SIM-PL? To do

21 21 B. Bruidegom en W. Koolen-Wijkstra SIM-PL geschikt voor het voortgezet onderwijs? Verbeteringen:  Gebruikersvriendelijker Editor  Undo optie .. Uitbreidingen  Toevoegen C-Compiler ....

22 22 B. Bruidegom en W. Koolen-Wijkstra Toepassen van SIM-PL in het VO? Wie van jullie wil het gaan gebruiken? Toegepast bij VWO-scholieren  Beta-festival (2 keer)  Schoolklassen uit Zaandam en Weert


Download ppt "1 Auteursomgeving voor Digitale Componenten SIM-PL Ben Bruidegom Wouter Koolen-Wijkstra AMSTEL I NSTITUUT F ACULTEIT DER N ATUURWETENSCHAPPEN, W ISKUNDE."

Verwante presentaties


Ads door Google