Digitale bouwstenen dr. ir. Joni Dambre - prof. dr. ir. Jan Doutreloigne Other handouts In class quiz Course information sheet To handout next time.

Presentatie over: "Digitale bouwstenen dr. ir. Joni Dambre - prof. dr. ir. Jan Doutreloigne Other handouts In class quiz Course information sheet To handout next time."— Transcript van de presentatie:

1 Digitale bouwstenen dr. ir. Joni Dambre - prof. dr. ir. Jan Doutreloigne Other handouts In class quiz Course information sheet To handout next time Course schedule with due dates HW#1 Project Description Lesmateriaal en syllabus gebaseerd op boek “Digital Integrated Circuits”, J.M. Rabaey, 2nd edition, ©2003 en bijhorende slides

2 Hoofdstuk 3: De CMOS-invertor
Lesmateriaal en syllabus gebaseerd op boek “Digital Integrated Circuits”, J. M. Rabaey, 2nd edition, ©2003, en bijhorende slides

3 Overzicht Basisbegrippen over halfgeleiders
De diode: opbouw, werking en modellering De MOSFET: opbouw, werking en modellering What you should ALREADY KNOW

4 Overzicht Basisbegrippen over halfgeleiders
De diode: opbouw, werking en modellering De MOSFET: opbouw, werking en modellering What you should ALREADY KNOW

5 De MOSFET – korte herhaling
Vgs + - p-kanaals FET (PMOS transistor) geleidend pad tussen source en drain als Vgs kleiner dan negatieve drempelspanning Vt (Vt > -VDD) normaal: drain aan laagste spanning, stroom van source naar drain (- Ids) D S G Vgs + - n-kanaals FET (NMOS transistor) geleidend pad tussen drain en source als Vgs groter dan drempelspanning Vt (Vt < VDD) normaal: source aan laagste spanning, stroom van drain naar source (Ids)

6 De MOSFET – een blik vooruit
Gnd VDD Vin Vuit Gnd VDD Vin Vuit zeer grote ingangsimpedantie: quasi geen stroom door ingang voldoend lage uitgangsimpedantie Vin: geldig (logisch) spanningsniveau steeds 1 van beide transistors geleidend

7 De MOS-structuur Metal Oxide Semiconductor (MOS)
gate (metaal of andere goede geleider) isolator (meestal SiO2) p-type substraat bulk (En.: body) Metal Oxide Semiconductor (MOS)

8 De MOS-structuur p-type substraat Vgb Spanning aanleggen tussen gate en bulk: geen stroom want oxide is isolator (zuivere condensator!)

9 De MOS-structuur: het veldeffect
V volt 0 volt x (mm) p-type substraat Vgb

10 De MOS-structuur: het veldeffect (En.: field effect)
Bulk blijft p-type p-type substraat Ontruimingslaag: vrije gaten afgestoten ontruimingslaag p-type substraat inversielaag (n-type) Inversielaag: concentratie vrije elektronen zó dat plaatselijk n-type ontruimingslaag p-type substraat

11 De MOS-structuur: de Fermi-potentiaal
Fermi-potentiaal = verschuiving Fermi-niveau tussen zuivere en gedopeerde halfgeleider Bandverschuiving van 2qFF : materiaal is nu even sterk n-type als het oorspronkelijk p-type was Sterke inversie qFF ec ev ef,i

12 De MOS-structuur: het veldeffect
vaste lading in isolator vrije elektronen verankerde geïoniseerde acceptoren p-type substraat Belangrijk voor werking MOSFET: drempelspanning Vt ?? ladingsdragers ingebed in isolator Fermi-potentiaal verankerde ruimtelading in ontruimingslaag

13 De MOSFET Polysilicium Aluminium

14 De MOSFET: twee types n-kanaalsfet: p-kanaalsfet:
p-type n-type Gate Drain Source n-type p-type Gate Drain Source n-kanaalsfet: geen ladingen in isolator: Vt > 0 anders: Vt afhankelijk van Vp (< 0 voor positieve ladingen) p-kanaalsfet: geen ladingen in isolator: Vt < 0 anders: Vt afhankelijk van Vp (< 0 voor positieve ladingen) D S G D S G G S D G S D

15 De MOSFET: werking Source Gate Drain Vgb > Vt 0< Vgb < Vt Vdb = 0 n-type n-type p-type Als Vgb < 0: geen ontruimingslaag onder gate, enkel aan juncties afgeknepen lineair Als 0< Vgb < Vt: opbouw ontruimingslaag, geen stroom (Vgs = 0) Als Vgb > Vt: inversie (n-kanaal), geen stroom (Vgs = 0)

16 De MOSFET: werking Source Gate Drain Vdb > 0 n-type n-type Vgb > Vt p-type Als 0< Vgb <Vt , Vs = 0 en 0< Vds < Vgs – Vt : geleiding lineair gebied: Ids ~ Vds

17 De MOSFET: werking Vgb > Vt p-type n-type Gate Drain Source Vdb > 0 Als 0< Vgb <Vt , Vs = 0 en Vds > Vgs – Vt : geleiding saturatie gebied: Ids stijgt niet meer met Vds (wel met Vgs)

18 Stroom in ideale MOSFET
-4 x 10 6 Vgs= 2.5 V Id (A) 5 Lineair Saturatie Vds = Vgs - Vt 4 Vgs= 2.0 V Kwadratisch verband 3 2 Vgs= 1.5 V 1 Vgs= 1.0 V 0.5 1 1.5 2 2.5 V ds (V)

19 Stroom in ideale (lees: oude) MOSFET
0.5 1 1.5 2 2.5 3 4 5 6 x 10 -4 V ds (V) Id (A) Vgs= 2.5 V Vgs= 2.0 V Vgs= 1.5 V Vgs= 1.0 V Lineair Saturatie Vds = Vgs - Vt

20 Vergelijking nMOS en pMOS
Zelfde vorm maar alle spanningen tegengesteld teken Voor zelfde |Vds| : minder stroom bij pMOS (ca. 42% van nMOS) wegens lagere mobiliteit van gaten!!

21 Werkelijke MOSFET: de drempelspanning
In (C)MOS-schakelingen: Vsb niet altijd =0 source niet altijd aan massa ruis op bulk Vsb < 0 : source-bulk diffusie-junctie voorwaarts gepolariseerd; mag niet optreden!! Vsb > 0: Vt stijgt i.f.v. bulkpotentiaal = bulkeffect (En.: body effect) g : bulkeffectcoëfficient (En.: body effect coefficient)

22 Werkelijke MOSFET: korte kanalen (L klein)
Vgb > Vt p-type n-type Gate Drain Source Vdb > 0 Kanaallengtemodulatie: in saturatie: kanaal gewurgd, verbreding sperlaag drainjunctie effectieve kanaallengte dus korter afwijking niet te verwaarlozen t.o.v. L In saturatie stijgt Ids lichtjes i.f.v. Vds modelleren door: l empirische parameter, ongeveer evenredig met 1/L

23 Werkelijke MOSFET: korte kanalen (L klein)
Snelheidssaturatie: Vds over kort kanaal: grote veldsterkte saturatie van snelheid vrije ladingsdragers (niet meer ~veldsterkte) dus ook saturatie van stroom modelleren door: Mobiliteitsdegradatie: scattering van vrije ladingsdragers tegen gate-oxide onder invloed van sterk ortogonaal veld (door Vgb) eveneens beperking mobiliteit

24 Werkelijke MOSFET: korte kanalen (L klein)
Snelheidssaturatie: voor korte kanalen en Vgs -Vt voldoende groot: VDSAT < Vt transistor dus sneller in 'saturatie' (vóór Vds = Vgs - Vt) IDSAT lineair afhankelijk van Vgs (i.p.v. kwadratisch)

25 Werkelijke MOSFET: korte kanalen (L klein)
Lange versus korte kanalen: vergelijking voor zelfde spanningen en zelfde W/L

26 Werkelijke MOSFET: korte kanalen (L klein)
Lange versus korte kanalen: vergelijking voor zelfde Vds en zelfde W/L

27 Drempelspanning voor korte kanalen
MOS: in afleiding Vt enkel ontruimingslading door veldeffect MOSFET: ook ontruimingslading door sperlagen source- en drainjunctie Sperlaag drain: wordt dikker bij grotere Vds Niet meer verwaarloosbaar bij heel korte kanalen Inversie: minder ontruimingslading door veldeffect nodig, dus Vt daalt bij stijgende Vds (En.: Drain Induced Barrier Lowering, of DIBL) Als Vt te laag wordt (Vds te groot): permanente kortsluiting tss. source en drain (punch through) Als Vt zakt: stijging subthreshold lekstromen (zie verder)

28 Degradatie i.f.v. de tijd Schaling: Vdd niet even snel afgenomen als L
Netto: toename veldsterkte over kanaal (cf. snelheidssaturatie!) Snelle elektronen (veldsterkte > 104V/cm) kunnen in gate-oxide dringen en daar verankerd blijven (En.: hot carrier effect) Vt afhankelijk van lading verankerd in oxide!! NMOS: stijging Vt PMOS: daling Vt

29 Een empirisch model voor snelle schattingen
Parameterwaarden voor een generiek 0.25um CMOS proces:

30 Empirisch model versus SPICE-simulatie
Vds=VDSAT -4 x 10 2.5 Snelheidssaturatie Lineair 2 1.5 Ids (A) 1 VDSAT=Vgs-Vt Vds=Vgs-Vt 0.5 Saturatie 0.5 1 1.5 2 2.5 V (V) ds

31 Lekstromen: subthreshold-geleiding
Drempelspanning Vt geeft grens voor sterke inversie Onder drempelspanning: ook kleine Id Korte kanalen: source-bulk- drainstructuur gedraagt zich als parasitaire bipolaire transistor

32 Sub-threshold Id i.f.v. Vgs
1uA 10nA 100pA 1pA Vds van 0 to 0.5V 0.2 0.4 0.6 0.8 1 Vgs (V)

33 Sub-threshold Id i.f.v. Vds
15nA Vgs van 0 tot 0.3V 10nA 5nA 0A 0.5 1.0 1.5 2.0 Vds (V)

34 Lekstromen: junctielekstromen
juncties tussen source- en draindiffusies en bulk = parasitaire diodes Invers gepolariseerd, maar toch inverse diodelekstromen!

35 Lekstromen: gate-lekstromen (tunneling)
heel dun gate-oxide: elektronen kunnen door oxide dringen als veldsterkte voldoende groot kans op tunneling daalt exponentieel i.f.v. dikte gate-oxide tox (nu < 10 SiO2-moleculelagen dik!!) kans op tunneling functie van spanning Vgb (dus max. = VDD) daling VDD compenseert niet daling dikte oxidelaag

36 DSM MOSFET: samenvatting werkingsgebieden
Sterke inversie: Vgs > Vt Lineair (resistief, triode) Vds < VDSAT Saturatie (quasi constante stroom) Vds  VDSAT Zwakke inversie (sub-threshold) Vgs  Vt Id exponentiële functie van Vgs , lineair afhankelijk van Vds

37 De MOSFET – dynamisch gedrag
Req Gnd VDD Vin Vuit CL VDD Vdd Vin Vuit Vdd Stijgflank aan ingang: PMOS schakelt af, NMOS schakelt aan Gnd Eerste benadering: ontlading van belastingscondensator via kanaalweerstand van NMOS transistor Daalflank: analoog, nu opladen belastingscondensator via kanaalweerstand PMOS

38 De transistor als schakelaar: kanaalweerstand
Schakelen: traject over Ids – Vds karakteristiek doorlopen Kanaalweerstand niet constant! Equivalente weerstand Req = benaderd gemiddelde over traject

39 De transistor als schakelaar: equivalente weerstand
Vdd bepaalt sterkte inversie (dichtheid vrije ladingsdragers in kanaal)

40 Parasitaire capaciteiten
Gate: zuivere MOS-condensator Veldeffect: opbouw en afbraak van volumeladingen Source- en drainjuncties: spanningsafhankelijke sperlaagcapaciteiten Csb en Cdb

41 De gate-oxidecapaciteiten
+ doorsnede L Gate-oxide x d Polysilicium gate bovenaanzicht Gate-bulk overlap Source Drain W Gate-oxidecapaciteit per mm2: Gate-kanaalcapaciteit (tss. gate en kanaal) Overlapcapaciteiten (tss. bulk en source, resp. drain)

42 Verdeling van gate-kanaalcapaciteit: benadering
Cgc volledig tussen gate en bulk Cgc gelijk verdeeld tussen Cgcs en Cgcd; bulk afgeschermd Bulk afgeschermd; kanaal gewurgd: enkel deel van Cgc tussen gate en source: 2/3 CoxWL S D G S D G S D G Afgeknepen Lineair Saturatie Afgeknepen Lineair Saturatie Cgcb CoxWL Cgcs CoxWL/2 2/3 CoxWL Cgcd Cgc

43 Verdeling van de gate-kanaalcapaciteit: werkelijkheid
Cgcs = Cgcd Cgc Cgcb Vgs Vt WLCox 2 Capaciteit in functie van Vgs (met Vds = 0) Cgcd Cgc Cgcs Vds/(Vgs-Vt) 2 2WLCox 3 1 WLCox WLCox Capaciteit in functie van saturatiegraad

44 Totale gate-capaciteit v.e. lange transistor (L = 4.5mm)
Inclusief overlap-capaciteiten!

45 Totale gate-capaciteit v.e. korte transistor (L = 0.75mm)
Inclusief overlap-capaciteiten!

46 Extractie van totale gatecapaciteit door simulatie
Vgs Ids

47 De juncties: diffusiecapaciteiten
bodem zijkant kanaal Source N D Channel-stop implant NA+ bulk A W x j L S Onderkant: bij benadering vlak, abrupte junctie (m = 0.5) Zijwanden: bij benadering vertikaal, geleidelijke junctie (m tss en 0.5) Zijwand langs kant gate: afgeschermd door kanaal, of verwaarloosbaar Beide niet-lineaire, spanningsafhankelijke capaciteiten

48 Lineaire benadering van junctiecapaciteit
Voor snelle schattingen niet-lineaire capaciteiten vervangen door equivalente capaciteit Ceq die overeenkomt met zelfde ladingsverplaatsing over spanningszwaai (Vhoog – Vlaag)

49 Samengevat: capaciteiten in 0.25 mm CMOS proces
Cgs = Cgcs + Cgso Cgd = Cgcd + Cgdo Cgb = Cgcb Csb = CSdiff Cdb = CDdiff Afgeknepen Lineair Saturatie Cgcb CoxWL Cgcs CoxWL/2 2/3 CoxWL Cgcd Cgc

50 Let op met benaderingen van parasitairen!
Cg afhankelijk van Vgs en Vds, dus afhankelijk van wat aan andere klemmen gebeurt

51 Let op met benaderingen van parasitairen!
Cdiff afhankelijk van fysische lay-out

52 Parasitaire weerstanden
vierkantsweerstand, ook wel R Parasitaire weerstanden in serie met drian/source: contactweerstand: neemt toe doordat contactoppervlakte kleiner wordt resistiviteit van materiaal: weerstand neemt toe doordat diffusiediepte kleiner wordt

53 Latch-up Parasitaire bipolaire transistors in CMOS-technologie
Als Rnwell en Rpsubs te groot en lekstromen: transistors in geleiding Positieve feedback, grote stromen tussen VDD en Gnd: destructief!! Tegenwoordig: technieken om weerstanden voldoende laag te houden, vrijwel geen risico op latchup meer!

54 MOSFET SPICE-modellen
Oudere modellen: LEVEL 1 : geen DSM-effecten, enkel lange kanalen (ideale transistor) LEVEL 2 : zeer gedetailleerd, gebaseerd op geometrie en halfgeleiderfysica, inclusief korte-kanaaleffecten, maar: te complex en uiteindelijk toch niet nauwkeurig LEVEL 3 : semi-empirisch, maar enkel geschikt tot L>1mm Wegens beperkingen oudere modellen: hele reeks modellen in industrie, maar: elk bedrijf anders! BSIM3v3 (Berkeley Short-channel IGFET Model) of LEVEL49: analytisch, semi-empirisch model, nieuwe standaard, relatief eenvoudig te berekenen (maar: > 200 parameters!!)

55 MOSFET SPICE-modellen
Belangrijk: parameterwaarden empirisch bepaald voor beperkt bereik van L en W ! Steeds nagaan wat LMIN, LMAX, WMIN en WMAX zijn! Noodzakelijke parameters bij gebruik: L, W: lengte en effectieve breedte van de gate AS, AD: oppervlakte van source- en draindiffusiegebieden PS, PD: omtrek van source- en draindiffusiegebieden NRS, NRD: werkelijke doorsnede van diffusie (te vermenigvuldigen met vierkantsweerstand)

56 Procesvariaties Kleine variaties in allerlei procesparameters: doperingsconcentratie, diffusiediepte, dikte gate-oxide, L en W, ... Variaties in macro-eigenschappen: Vt, kn’, ... en dus stromen Ids en snelheid Grotendeels ongecorreleerd: effecten kunnen elkaar compenseren of versterken Probleem bij ontwerp: yield zo groot mogelijk, maar niet al te grote marges voorzien Statistische modellering voor afleiding verschillende SPICE- modellen: traag-nominaal-snel (3s variaties op stromen) Voorbeeld: mm NMOS met LMIN, WMIN, Vgs = Vds = 2.5V: Id = 220mA snel: Id = 265mA (+20%) traag: Id = 182mA (-17%)

57 Procesvariaties - voorbeeld
0.25mm NMOS: LMIN, WMIN, Vgs = Vds = 2.5V Id = 220mA snel: Id = 265mA (+20%) traag: Id = 182mA (-17%) Bijkomende variaties op Vdd +/- 10%: snel: Id = 302mA (+37%) traag: Id = 155mA (-30%)

58 Procesvariaties - voorbeeld
Simulatievoorbeeld: opteller in (oude) 2mm CMOS-technologie

59 Een blik op de toekomst: invloed van schaling
Eerste introductie 2001 2003 2005 2007 2010 2013 2015 Ld (nm) 90 65 45 35 25 18 13 L (nm) 32 9 tox (nm) 2.3 2.0 1.9 1.4 1.2 1.0 0.9 Vdd (V) 0.7 0.6 0.5 0.4 IDSAT (mA/mm) 900 1200 1500 Ilek (mA/mm) 0.01 0.07 0.3 1 3 7 10 Bron: ITRS, ed. 2001

60 Een blik op de toekomst: andere transistortypes