Snelheid van digitale IC’s

Presentatie over: "Snelheid van digitale IC’s"— Transcript van de presentatie:

1 Snelheid van digitale IC’s
Friesland College opleiding MKO-E Snelheid van digitale IC’s Instructieprogramma Behoort bij OPEN LEERTAAK OT 4.3.1 Klik op deze toets

2 Inleiding Alles werkt met een bepaalde traagheid. Dit geldt ook voor ook digitale poorten. Een verandering aan de ingang van een poort zal een verandering aan de uitgang tot gevolg hebben. Dit duurt echter even. Hoe snel een poort werkt, bepaalt hoe hoog de maximale frequentie is waarop een IC kan werken. Dit laatste is met name belangrijk in de computerbranche. Als we praten over een PentiumII 300, dan bedoelen we dat de klokfrequentie van deze zogenaamde processor (het hart van de computer) 300 MHz is. De eerste serieuze processors werkten op zo’n 1 MHz! Werk dit instructieprogramma in één keer door. Het neemt ongeveer 20 minuten

3 Eigenschappen We beginnen met een eenvoudige NAND-poort.
De werking van de onderstaande schakeling kunnen we met een waarheidstabel weergeven. A F A F 1 1 We zien dat de schakeling werkt als inverter.

4 Eigenschappen A F A F = /A 1 1
1 1 Door de werking van een schakeling met een waarheidstabel of formule te beschrijven hebben we het over de Statische eigenschappen In datasheets wordt hiervoor vaak de term DC characteristics gebruikt. We praten dan over de eigenschappen in rust en niet over wat er tijdens een verandering gebeurt. Je kunt voor het opnemen van de tabel zoveel tijd nemen als je wilt. We kunnen hier niet aan zien hoe snel een IC werkt.

5 Eigenschappen VOORBEELD UIT DATASHEET
F Dynamische eigenschappen van IC’s hebben altijd met tijd te maken: Hoe snel werkt een IC, hoe lang duurt het voor de uitgang om van een 0 een 1 te maken, enz. Deze eigenschappen noemen we ook wel AC characteristics VOORBEELD UIT DATASHEET

6 Eigenschappen VOORBEELD UIT DATASHEET VOORBEELD UIT DATASHEET
Eigenschappen die met tijd (en dus met snelheid) te maken hebben kunnen we weergeven met tabellen. Maar heel vaak gebruiken we timingdiagrammen. VOORBEELD UIT DATASHEET

7 Eigenschappen Timingdiagrammen geven spanningsvormen ten opzichte van de tijdas weer. Het plaatje is vergelijkbaar met een beeld op een oscilloscoop spanning of stroom of logische waarde tijd

8 tPLH en tPHL A F Terug naar de NAND. Het onderstaande timingdiagram behoort bij een 74HCT00: Een IC met 4 NANDs gemaakt in Highspeed CMOS technologie. Zoek als je tijd en zin hebt deze grafiek maar eens op (Philips-site)

9 tPLH en tPHL A F De ingang A is eerst logisch 0 (laag). De uitgang is dan 1 (hoog)

10 tPLH en tPHL A F Ingang A wordt nu hoog. De uitgang zal pas na een bepaalde tijd (tPHL) laag worden.

11 tPLH en tPHL A F Hoe groot is de waarde van de tijdsvertraging tPHL ?
Zoek de waarde in de onderstaande tabel uit de datasheet van de 74HCT00. Kijk ook eens naar de eenheid.

12 tPLH en tPHL A F Bij 25 graden Celsius is de vertraging ongeveer 12 nanoseconden (typical value). Maximaal is deze 19 ns.

13 tPLH en tPHL Hoe snel is 12 ns ?
Het licht legt per seconde km af: v = 3 x 108 m/s 12 nanoseconden is 12 x 10-9 s we weten: s = v x t. In 12 ns legt het licht slechts 3 x108 x 12 x 10-9 = 3,6 meter af.

14 tPLH en tPHL 3,6 meter in 12 ns 12 ns is dus een héle korte tijd. Dit HCT IC lijkt supersnel. In een ingewikkeld IC, zoals een processor uit een computer, zitten er echter héél véél poorten achter elkaar. De HCT logica is dan weer te traag voor een hoge klokfrequentie. Er wordt steeds verder gezocht naar snellere logica. Elk jaar worden er weer nieuwe technologieën uitgewerkt.

15 tPLH en tPHL ACT LS F HCT S CD4000 ECL
Dit is een van de redenen dat er zoveel verschillende logische families bestaan. Snelle logica was ook 10 jaar geleden wel te maken, maar het stroomverbruik was daarbij zeer hoog. Juist de combinatie van snel en zuinig is lastig te realiseren. Logica die veel stroom opneemt wordt erg warm. Er past dan niet veel in 1 IC, anders zou dit verbranden.

16 tPLH en tPHL A F tPHL is dus de tijdvertraging tussen het ingangssignaal en het uitgangssignaal als de uitgang van hoog naar laag gaat, vandaar HL. A F

17 tPLH en tPHL A F tPLH is dan natuurlijk de tijdvertraging tussen het ingangssignaal en het uitgangssignaal als de uitgang van laag naar hoog gaat, vandaar LH. A F

18 tPLH en tPHL tPHL + tPLH tPD = -------------- 2 A F
Vaak werken we met de gemiddelde waarde van de twee vertragingstijden: tPD (de propagation delay time) tPHL + tPLH tPD = 2

19 Spikes & 1 Door looptijdverschillen in digitale IC’s kunnen er fouten
ontstaan in de juiste werking. We zullen aan de hand van een voorbeeld zien hoe dit kan. A F A F & 1 1 Vul in gedachten de waarheidstabel van deze schakeling eens in.

20 Spikes & 1 A F A F 1 De formule voor F luidt: F = A . /A
1 1 De formule voor F luidt: F = A . /A We weten dat dit altijd F dan altijd 0 is Maar is dat wel waar als je kijkt naar de dynamische eigenschappen zoals de tijdsvertragingen van het signaal ?

21 Spikes A F A F & 1 1 X A X F We gaan eens precies kijken wat er gebeurt als we A afwisselend 0 en 1 maken. Hiervoor moeten we ook even het signaal X bekijken. Het rode driehoekje in het tijddiagram geeft aan waar we over praten.

22 Spikes A F A F & 1 1 X A X F Als A = 0, zal X = 1 zijn. De uitgang F is dan 0

23 Spikes A F A F & 1 1 X A X F A wordt nu hoog (1). De uitgang X wordt nu niet direct laag maar na een bepaalde vertraging. Is dit tPHL of tPLH van de inverter ?

24 Spikes A F A F & 1 1 tPHL X A X F A wordt nu hoog (1). De uitgang X wordt nu niet direct laag maar na een bepaalde vertraging. Is dit tPHL of tPLH van de inverter ? tPHL want de uitgang van de inverter gaat van hoog naar laag.

25 Spikes A F A F & 1 1 X A X F Omdat beide ingangen van de EN poort heel even 1 zijn, geeft de uitgang een 1 af. Ook dit signaal is natuurlijk weer vertraagd.

26 Spikes A F A F & 1 1 X A X F We noemen zo’n kort signaal dat op deze manier ontstaat een SPIKE (spijker). Het kan in schakelingen veel narigheid veroorzaken!

27 Spikes A F A F & 1 1 X Q A S X R F Als het signaal F b.v. naar de setingang van een geheugen zou lopen, dan wordt dit geheugen mooi geset terwijl mijn waarheidstabel dat niet aangeeft. Om die reden is het nodig digitale signalen zowel statisch als dynamisch te simuleren en te testen.

28 Spikes & 1 A F A F 1 X A X F Terug naar het timingdiagram.
1 1 X A X F Terug naar het timingdiagram. Als A langere tijd 1 is, zal X mooi 0 zijn en F is dan natuurlijk 0.

29 Spikes A F A F & 1 1 X A X F Op een gegeven moment wordt A gelijk aan 0. Ontstaat er nu ook een spike?

30 Spikes A F A F & 1 1 X A X F Op een gegeven moment wordt A gelijk aan 0. Ontstaat er nu ook een spike? Nee, want door de vertraging staan er even twee nullen op de ingangen van de EN poort. De uitgang blijft dan netjes 0.

31 Spikes A F A F & 1 1 X A ! X F We zien dat de statische en de dynamische gegevens niet overeen komen. Volgens de waarheidstabel is F nooit gelijk aan 1!!!

32 Klik hier als je deze uitleg over spikes nogmaals wilt zien
F A F & 1 1 X A X F Klik hier als je deze uitleg over spikes nogmaals wilt zien

33 Spikes A F A F 1 1 1 1 1 X A X F Als we de EN poort vervangen door een OF poort moet de uitgang altijd gelijk aan 1 zijn. Is dit ook zo? Teken zelf de lijn voor F en klik dan pas op volgende scherm.

34 Spikes A F A F 1 1 1 1 1 X A X F De uitgang is niet altijd 1. Op de plaatsen van de driehoekjes zijn beide ingangen even 0. Ook hier ontstaan spikes. Kijk goed of je dit snapt.

35 Programma nogmaals bekijken
Spikes Dit is het laatste scherm van dit instructieprogramma. Het gedeelte over spikes kom je niet in het kern- en werkboek tegen. Je moet het wel kennen (voor de toets vakleer). Programma nogmaals bekijken Programma afsluiten