1 Van Harvard naar MIPS. 2 3 Van Harvard naar MIPS Microprocessor without Interlocked Pipeline Stages Verschillen met de Harvard machine: - 32 Registers.

Slides:



Advertisements
Verwante presentaties
De gemiddelde leerling
Advertisements

SINT LUKAS HOGESCHOOL BRUSSEL
28 juni 2009 Paëllanamiddag 1 Paëllanamiddag 28 juni 2009 Voorbereiding vrijdagavond (Loopt automatisch - 7 seconden)
Hoe werkt een rekenmachine?
Data Acquisition & Control System
Downloaden: Ad-aware. Downloaden bestaat uit 3 delen: •1. Zoeken naar de plek waar je het bestand kan vinden op het internet •2. Het nemen van een kopie.
ZIEHIER 36 REDENEN WAAROM BIER
November 2013 Opinieonderzoek Vlaanderen – oktober 2013 Opiniepeiling Vlaanderen uitgevoerd op het iVOXpanel.
Personalisatie van de Archis website Naam: Sing Hsu Student nr: Datum: 24 Juni 2004.
Vennootschapsbelasting Aj 2011
Global e-Society Complex België - Regio Vlaanderen e-Regio Provincie Limburg Stad Hasselt Percelen.
ADOBE PRESENTER Willem vanden Berg Dienst Onderwijsondersteuning en –ontwikkeling KaHo Sint-Lieven 1.
Ronde (Sport & Spel) Quiz Night !
prNBN D addendum 1 Deel 2: PLT
Een optimale benutting van vierkante meters Breda, 6 juni 2007.
Start.
© GfK 2012 | Title of presentation | DD. Month
Nooit meer onnodig groen? Luuk Misdom, IT&T
Passie - Verrijzenis Arcabas
Elke 7 seconden een nieuw getal
1 introductie 3'46” …………… normaal hart hond 1'41” ……..
Oefeningen F-toetsen ANOVA.
1 Ben Bruidegom AMSTEL-instituut Universiteit van Amsterdam Reehorstconferentie 2007 NLT-module Digitale Techniek Ontwerpen van digitale schakelingen met.
1Ben Bruidegom Hoe werkt een rekenmachine? Ben Bruidegom AMSTEL Instituut Universiteit van Amsterdam.
1Ben Bruidegom 1 Hoe werkt een “loopje” nu precies? Recapitulatie rekenmachines week 1 Van rekenmachine naar rekenmachine met “loopjes”
1Ben Bruidegom A Harvard Machine Calculator Calculator  Computer.
Auteursomgeving voor Digitale Componenten
1 Woudschotenconferentie 2006 Ben Bruidegom AMSTEL-instituut Universiteit van Amsterdam NLT-module Digitale Techniek Ontwerpen van digitale schakelingen.
1Ben Bruidegom A Harvard Machine Recapitulatie Calculator Calculator  Calculator met “loopjes” Calculator met “loopjes”  Processor.
Wat levert de tweede pensioenpijler op voor het personeelslid? 1 Enkele simulaties op basis van de weddeschaal B1-B3.
Werken aan Intergenerationele Samenwerking en Expertise.
Breuken-Vereenvoudigen
Geometrie en topologie Rob Kromwijk, 26 juli 2012.
Afrika: Topo nakijken en leren.
User management voor ondernemingen en organisaties
2009 Tevredenheidsenquête Resultaten Opleidingsinstellingen.
Hoe werkt een rekenmachine?
Datapath & Contol 9.30 Introductie: datatransport via een bus
1Ben Bruidegom 1 De Harvard Machine Van rekenmachine met “loopjes” naar processor.
PLAYBOY Kalender 2006 Dit is wat mannen boeit!.
ribwis1 Toegepaste wiskunde Lesweek 01 – Deel B
ribWBK11t Toegepaste wiskunde Lesweek 02
Computerarchitectuur
Computertechniek Hogeschool van Utrecht / Institute for Computer, Communication and Media Technology ; PIC assember programeren 1 Les 3 - onderwerpen Het.
2PROJ5 – PIC assembler Hogeschool Utrecht / Institute for Computer, Communication and Media Technology 1 Les 3 - onderwerpen Instruction timing Shadow.
Security Technology PICT les 1
Landelijke dag RMC- coördinatoren Aanpak uitrol Loket VSV 4 juni 2008.
1 Controleplan 2005 Raadgevend comité Hotel President – donderdag 21 april 2005.
ZijActief Koningslust 10 jaar Truusje Trap
Van Vensoc tot Biztax Vennootschapsbelasting Aj 2011.
ECHT ONGELOOFLIJK. Lees alle getallen. langzaam en rij voor rij
2 januari 2009Nieuwjaarsreceptie "Meule wal straete" 1 Nieuwjaarsreceptie 2 januari 2009 Eerste bijeenkomst van de bewoners van de “Meule wal straete”
Hartelijk welkom bij de Nederlandse Bridge Academie Hoofdstuk 5 Stayman & Jacoby 1Contract 2, hst 5. Stayman & Jacoby.
Hartelijk welkom bij de Nederlandse Bridge Academie Hoofdstuk 7 De 2 ♦ /2 ♥ /2 ♠ en de 2 ♣ -opening 1Contract 2, hst 7.
17/08/2014 | pag. 1 Fractale en Wavelet Beeldcompressie Les 5.
17/08/2014 | pag. 1 Fractale en Wavelet Beeldcompressie Les 3.
Fractale en Wavelet Beeldcompressie
Fractale en Wavelet Beeldcompressie
De financiële functie: Integrale bedrijfsanalyse©
Logistics: a driver for innovation Low costs High value Flexibility now and later Superior technology Timwood - T > No transport - I > No Inventory - M.
aangename ont - moeting
1 Zie ook identiteit.pdf willen denkenvoelen 5 Zie ook identiteit.pdf.
Inleiding computersystemen en netwerken deel 3 Hogeschool van Utrecht / Institute for Computer, Communication and Media Technology 3.1 Peter Kramer Mail:
13 november 2014 Bodegraven 1. 2 de vorige keer: 1Kor.15:29-34 indien er geen doden opgewekt worden...  vs 29: waarom dopen?  vs.30-32: waarom doodsgevaren.
ZijActief Koningslust
1 Jeroen de Vries Topologie. 2  Historische basis  Belangrijkste concepten  Topologie in de praktijk Inhoud:
Transcript van de presentatie:

1 Van Harvard naar MIPS

2

3 Van Harvard naar MIPS Microprocessor without Interlocked Pipeline Stages Verschillen met de Harvard machine: - 32 Registers die ieder 32 bits breed zijn - 32 bits Instruction Memory, - 32 bits Data Memory, - Byte georganiseerde Program Counter, - 5 bits ALU opcode - 3 formaten voor opcode en adresvelden, afhankelijk van het type instructie.

4 Van Harvard naar MIPS R-type Bit pos. opcode 31:26 rs 25:21 rt 20:16 rd 15:11 shamt 10:6 funct 0:5 I-type Bit pos. opcode 31:26 rs 25:21 rd or rt 20:16 Immediate/Offset/Address 0:15 J-type Bit pos. opcode 31:26 Address 0:25 Slechts drie instructieformaten Voorbeelden van instructies van het I-type zijn: instructies van het type immediate: bijv. ADDI, rd, rs, imm; branch instructies: bijv. BEQ rs, rt, offset; instructie Load Word: LW rd, index, rs; instructie Store Word: SW rt, index, rs.

5 Van Harvard naar MIPS: Sign-extender

6 Van Harvard naar MIPS: Mux voor het destination register Voorbeelden van instructies van het I-type zijn: instructies van het type immediate: bijv. ADDI, rd, rs, imm; branch instructies: bijv. BEQ rs, rt, offset; instructie Load Word: LW rd, index, rs; instructie Store Word: SW rt, index, rs.

7 Van Harvard naar MIPS: Opteller om de PC met 4 te verhogen

8 Van Harvard naar MIPS: Shifter

9 Van Harvard naar MIPS: Mux voor branches

10 Van Harvard naar MIPS

11 Executietijd; CPU-time Memory units (Instruction Memory en Data Memory): 1 ns (1 nanosecond = sec.). ALU: 1 ns. Register file (read and write): 1 ns. De delay time van de andere componenten is te verwaarlozen.

12 De vijf fases van een instructie

13 Instruction Fetch (Read Instruction Memory: 1 ns)

14 Instruction Decode (Read Registers: 1 ns)

15 Execute (ALU: 1 ns)

16 Memory (Write/Write Memory: 1 ns)

17 Read-back (Write register: 1 ns)

18 Instruction Load Word (LW rd, index, rs) CPU-time 5 ns

19 Instruction Branch on Equal (BEQ rs, rt, offset) CPU-time ook 5 ns Bij een Single Cycle machine duurt de executie van elke instructie evenlang als die van de “langzaamste”.

20 Klokfrequentie/ Clock rate Periodetijd/ Clock cycle time Tijd  3 Volt 0 Volt Computerklok X-tal oscillator Tijd  0,01 seconde 3 Volt 0 Volt Computerklok X-tal oscillator

21 CPU-time van een programma

22 Amdahl´s law The performance enhancement possible with a given improvement is limited by the amount that the improved feature is used.

23 Amdahl´s law Stel P is het deel van de hardware dat is verbeterd en S de factor hoeveel dit deel is verbeterd, dan is de performanceverbetering (speed up) van een systeem = Stel propagatietijd van de ALU wordt gehalveerd: S = 2. P = 0.2 de ALU-berekening kost 1/5 van de instructietijd Vullen we deze waarden in dan bereiken we performanceverbetering met een factor:

24 Amdahl’s Law

25 The speedup of a program in parallel computing is limited by the sequential fraction of the program. For example, if 95% of the program can be parallelized, the theoretical maximum speedup using parallel computing would be 20×, no matter how many processors are used.

26 Instruction Load Word (LW rd, index, rs) CPU-time 5 ns

27 Instruction Branch on Equal (BEQ rs, rt, offset) CPU-time 3 ns Bij een Multicycle machine is de executietijd van iedere instructie recht evenredig met het aantal fases dat de instructie doorloopt.

28 Multicycle machine

29 Multicycle machine

30 Multicycle machine

31 Multicycle machine

32 Multicycle machine

33 Finite State Multicycle Machine Implementation

34 Multicycle machine

35 Control unit

36 Finite state machine control LW or SW R-type RI-type Branch StartNext Instruction 1 Instr. Decode 0 Instr. Fetch ? Execute ALU opcode ? Execute Memory Addres ? Memory Write ? Write Back ? Write Back A Execute ALU opcode B Write Back ? Memor y Read ? Execut e Branch Offset

37 CPI (Cycles Per Instruction) LW or SW R-type RI-type Branch StartNext Instruction 1 Instr. Decode 0 Instr. Fetch ? Execute ALU opcode ? Execute Memory Addres ? Memory Write ? Write Back ? Write Back A Execute ALU opcode B Write Back ? Memor y Read ? Execut e Branch Offset 1 Cycle

38 CPI = 10* LW + 6* BEQ = (10*5 + 6*3)/16 = 4.25 Cycles LW or SW R-type RI-type Branch StartNext Instruction 1 Instr. Decode 0 Instr. Fetch ? Execute ALU opcode ? Execute Memory Addres ? Memory Write ? Write Back ? Write Back A Execute ALU opcode B Write Back ? Memor y Read ? Execut e Branch Offset 1 Cycle

39 CPU-time