De presentatie wordt gedownload. Even geduld aub

De presentatie wordt gedownload. Even geduld aub

1/1/ / faculty of Electrical Engineering eindhoven university of technology 5JJ20:Computerarchitectuur 2M200:Inleiding Computersystemen Sessie 4(1): Digitale.

Verwante presentaties


Presentatie over: "1/1/ / faculty of Electrical Engineering eindhoven university of technology 5JJ20:Computerarchitectuur 2M200:Inleiding Computersystemen Sessie 4(1): Digitale."— Transcript van de presentatie:

1 1/1/ / faculty of Electrical Engineering eindhoven university of technology 5JJ20:Computerarchitectuur 2M200:Inleiding Computersystemen Sessie 4(1): Digitale logica niveau klokken en geheugens

2 1/1/ / faculty of Electrical Engineering eindhoven university of technology Geen herhaling schakeltechniek ! Bekend verondersteld –Logische poorten (met symbolen en gedrag) –Boole algebra (waarheidstabellen en equivalentie) –Standaard combinatorische circuits: (de-)multiplexers, decoders, PLA, adder –Latches en (edge-triggered en master/slave) flip- flops Aanmerkingen op boek  –Latches hebben “enable” signalen, geen “klokken” –Pulsgenerator volgens figuur 3-25: SMERIG

3 1/1/ / faculty of Electrical Engineering eindhoven university of technology “Positieve” en “Negatieve” logica Boole werkt met “waar” / “niet waar” –voor het gemak vertaald in “1” (EEN) en “o” (NUL) Hardware werkt met voltages “hoog” en “laag” –koppeling Boole aan voltages: afspraak ! 0 volt: “laag” 5 volt: “hoog” negatief: “laag” = 1 positief: “hoog” = 1 ABF 0v0v 0v0v 0v0v 0v0v 5v5v 0v0v 0v0v 0v0v 5v5v 5v5v 5v5v 5v5v ABF ABF

4 1/1/ / faculty of Electrical Engineering eindhoven university of technology Nog meer hardware terminologie Classificaties van geïntegreerde circuits (IC’s) – logische poorten:Small Scale Integration SSI – poorten:Medium Scale Integration MSI – K poorten:Large Scale Integration LSI –> 100K poorten:Very Large Scale Integration VLSI “Chips” verstoken energie: “voeding” nodig –Referentiespanning (0 volt):“aarde” / “ground” GND –Voedingsspanning (1,2.. 5 volt):“de voeding” Vcc –Verkeerd om aansluiten, te hoge spanning:ROOK !

5 1/1/ / faculty of Electrical Engineering eindhoven university of technology Hardware is niet ideaal Weerstanden en capaciteiten aanwezig –Allemaal geschakeld als laagdoorlaat filter: vertraging –Geeft vertraging ingang-uitgang van poorten: de “poortvertraging” –SSI: nanoseconde, VLSI: tot < 0,1 nanoseconde Productieproces niet ideaal: niet alles werkt ! –Alle componenten en verbindingen testbaar maken –10 7 transistoren = 2,5 x 10 6 NAND poorten = pinnen nodig = veel te veel pinnen –poorten-per-pin verhouding > 10000: test-nachtmerrie

6 1/1/ / faculty of Electrical Engineering eindhoven university of technology Niets gaat vanzelf: “klokken” Volgorde van operaties op chip van groot belang –Onderdelen moeten gesynchroniseerd worden –Met flip-flops asynchrone operaties in toom houden –Al die flip-flops met een “systeemklok” besturen: DE “klok” Vaste tijd tussen aktieve klokflanken: de (klok-) cyclustijd –Omgekeerde: klok-frequentie (VLSI: tot 1 GIGAHerz) –Aanmerking op boek: vertragen klokken = SMERIG

7 1/1/ / faculty of Electrical Engineering eindhoven university of technology Een “register” in hardware Setje flip-flops met identieke stuursignalen Systeem- reset DQ clr Systeem- klok 1 0 MUX sel “Laad register” besturing Ingang “Output enable” (OE) besturing Uitgang: 0, 1, “open” Drie-toestands versterker Engels: “Tri-state” buffer

8 1/1/ / faculty of Electrical Engineering eindhoven university of technology Uitgangen aan elkaar: tri-state buffers ! D0..7Q0..7 OE clr load “B” Laad “B” Lees “B” D0..7Q0..7 OE clr load “A” Laad “A” Lees “A” 8-bit register KlokReset Bus “in” Bus “uit” Laden van register: - Waarde op bus “in” - “Laad” aktief maken - Wachten op klok ! Lezen van register: - “Lees” aktief maken - Waarde op “uit” bus Tri-state buffers op één bus NOOIT tegelijk aktief maken !

9 1/1/ / faculty of Electrical Engineering eindhoven university of technology Extra grapjes met registers Laden van meerdere bussen –Meer ingangen op ingangs-multiplexer Verbinden met meerdere uitgangs-bussen –Voor iedere bus een eigen set tri-state buffers “Lokale” operaties mogelijk –Q uitgangen van flip-flops via combinatorische logica terugkoppelen naar ingangs-multiplexer –Increment (+1), decrement (-1), schuiven…

10 1/1/ / faculty of Electrical Engineering eindhoven university of technology Geheugen bouwen met (veel) registers Ieder woord in geheugen wordt een register Geeft erg veel “laad” en “lees” signalen ! –Gebuik “decoder”, bestuurd met adres-bits Lee s “0” Lee s “1” Lee s “2” Lee s “3” Leze n Laa d “0” Laa d “1” Laa d “2” Laa d “3” Schrijven Adre s bit 0 Adre s bit 1 Adres 00b Adres 01b Adres 10b Adres 11b 2 bits decoder

11 1/1/ / faculty of Electrical Engineering eindhoven university of technology Besturingssignalen van geheugens Meestal meer geheugen-chips in systeem –“Chip Select” (CS) signaal aktief voor lezen / schrijven “Aan- en uitzetten” van uitgang soms tijdkritisch –Apart “Output Enable” (OE) signaal vrij standaard Lees / schrijf besturing apart of gecombineerd –Apart: “Read” (RD) en “Write” (WR) signalen –Gecombineerd: één signaal kiest lezen OF schrijven Signalen vaak negatieve logica: bijv. CS of /CS

12 1/1/ / faculty of Electrical Engineering eindhoven university of technology Organisatie van geheugenchips Adresdecodering: veel adressen, weinig pinnen ! Nog meer adressen met minder pinnen nodig –16 megabit chip heeft 24 adrespinnen nodig ! –Bits op chip in 2-D matrix: adresseer X (rij) en Y (kolom) NA elkaar –“Row Access Strobe” / “Column Access Strobe” –Nu nog maar 12 adrespinnen + RAS + CAS Bits per woord varieert: standaard 1, 4, 8, 16 bits –Besparing: in- en uitgangen vaak op zelfde pinnen

13 1/1/ / faculty of Electrical Engineering eindhoven university of technology Typen geheugen Lees / schrijf geheugens met willekeurige toegang: “Random Access Memory” (RAM) “Statisch RAM”: echte flip-flops ! –Waarde behouden zolang voedingspanning OK “Dynamisch RAM”: lading op condensator –Condensator lekt: lading weg = waarde weg ! –Goedkoop: 1 condensator + 1 transistor per bit... Statisch RAM: 6 transistoren per bit –Maar “traag”: cyclustijd lezen / schrijven 100 nanosec. Statisch RAM: tot < 10 nanosec.

14 1/1/ / faculty of Electrical Engineering eindhoven university of technology Allerlei variaties op dynamisch RAM Grote geheugens: altijd RAS / CAS adressering RAS adresseert en leest intern een hele rij bits –Daarna terugschrijven: “verversing” van ladingen ! –Complete rij bits geplaatst in “on-chip” flip-flops: snel adresseerbaar met CAS Variaties gebaseerd op deze adressering –“FPM”, “EDO”, “SDRAM” + vele anderen DEZE HOREN NIET BIJ STOF

15 1/1/ / faculty of Electrical Engineering eindhoven university of technology Niet-vluchtige geheugens Probleem van RAM: voedingsspanning weg = geheugen inhoud weg Een RAM is “vluchtig” (engels: “volatile”) Soms erg onhandig –Eerste programma waarmee computer opstart… –Gebruikers instellingen van apparaten… Verschillende typen niet-vluchtige geheugens –Grootste verschil: beschrijfbaarheid (ja/nee, hoe vaak) –Schrijven niet normaal, noemen we “programmeren”

16 1/1/ / faculty of Electrical Engineering eindhoven university of technology Alleen leesbaar: “Read Only Memory” Met masker tijdens fabricage van chip:ROM –Daarna niet meer te veranderen ! –Goedkoopste geheugen voor zeer grote aantallen Eén keer te programmeren:PROM –Vroeger een matrix van op te blazen zekeringen –Zekeringen niet meer te herstellen… “Erasable/Programmable ROM”:EPROM –Lading op niet-lekkende condensatoren aanbrengen –Leeg laten lekken: UV licht op chip laten schijnen

17 1/1/ / faculty of Electrical Engineering eindhoven university of technology “Vooral leesbaar” = soms te schrijven Elektrisch wisbare EPROM:EEPROM –Per byte te wissen en programmeren (milliseconden) –Traag en duur (veel chip-oppervlak per bit nodig) Per “blok” wisbare EPROM:Flash-ROM –“Blok” grootte van 64 byte tot volledig geheugen –Redelijk snel (bij het lezen) en vrij goedkoop Probleem alle EPROM-gebaseerde geheugens: aantal programmeer / wis cycli beperkt –Hoge spanningen beschadigen oppervlakken in cel !


Download ppt "1/1/ / faculty of Electrical Engineering eindhoven university of technology 5JJ20:Computerarchitectuur 2M200:Inleiding Computersystemen Sessie 4(1): Digitale."

Verwante presentaties


Ads door Google