Download de presentatie
De presentatie wordt gedownload. Even geduld aub
GepubliceerdLeo Beckers Laatst gewijzigd meer dan 10 jaar geleden
1
Inhoud De ontwerpruimte en haar terminologie
Het ontwerptraject Boole-algebra en functies ** Definities en eigenschappen van Boole-algebra en functies Representaties van Boolese functies Schakelnetwerken en hun bouwstenen Poortnetwerken versus taknetwerken ** Analyse van taknetwerken ** Standaardcomponenten Programmeerbare componenten ASIC-bouwstenen Synthese van poortnetwerken ** Algebraïsche minimalisatie Implicantenmethoden: McCluskey’s algoritme Topologische en heuristische methoden Meerniveausynthese Digitale elektronica
2
Soorten schakelnetwerken
Men kan op diverse manieren systemen met een aan/af-gedrag bouwen: Mechanisch pallen, vergrendelingen, ... (slotmechanismen) fluidics Optisch aan/afwezigheid van licht, polarisatie, kleur... refractieve en/of diffractieve elementen Elektrisch taknetwerken met schakelaars poortnetwerken ... Digitale elektronica
3
Taknetwerken basisbouwblokken
Zijn netwerken van schakelaars Schakelaar = primitieve bouwsteen: element met twee klemmen en controlevariabele controlevariabele heeft binaire interpretatie schakelaar realiseert functie definitiedomein en beelddomein zijn verschillend X X’ NO-type NC-type Digitale elektronica
4
Taknetwerken opbouw van serie-parallelnetwerken SPn
Wij beschouwen netwerken opgebouwd door serie- of parallelschakeling van twee deelnetwerken: model voor + en • uit Fn Generatieregels van SPn vergelijkbaar met deze van Vn: X X’ A A B A B B Digitale elektronica
5
Taknetwerken opbouw Conclusies: Nochtans: SPn is minder rijk dan Vn
SPn is minder rijk dan Tn Nochtans: alle elementen van SPn komen overeen met BV en stellen dus functies voor alle elementen van Tn (alle taknetwerken) realiseren functies, hoewel zij niet alle overeenkomen met een BV alle DSV-vormen komen overeen met een element uit SPn, en dus kunnen alle functies gerealiseerd worden Digitale elektronica
6
Poortnetwerken basisbouwblokken
Poorten modelleren elementaire operaties uit B1 Argumenten en functiewaarden nu wel in zelfde verzameling Verbinden van poortuitgangen met poortingangen gemodelleerd door functiesamenstelling Digitale elektronica
7
Poortnetwerken compositieregels
Alle compositieregels uit Vn ook aanwezig in Pn ‘0’ ‘1’ X X’ A A A B A A B B Digitale elektronica
8
Poortnetwerken conclusies
Elke Boolese vorm wordt voorgesteld door een poortnetwerk uit Pn en vice versa Alle poortnetwerken uit Pn stellen functies voor Alle Boolese functies kunnen worden gerealiseerd m.b.v. poortnetwerken Er zijn poortnetwerken die functies realiseren maar niet behoren tot Pn (netwerken met fan-out) -- corresponderen met stelsels BV’n Er zijn poortnetwerken die geen functies realiseren Digitale elektronica
9
Systematische analyse van taknetwerken
Gebaseerd op matrixvermenigvuldiging in Boole-domein Beschouwde matrices: Boolese Matrices elementen zijn Boolese vormen Diagonaal altijd 1 Connectiematrix van taknetwerk is Boolese Matrix Digitale elektronica
10
Systematische analyse van taknetwerken
Product van connectiematrix over B enumereert paden van lengte 2, 3, ... Padlengte beperkt (geen knopen herbezoeken) Product convergeert naar limietwaarde naar eindige tijd Resultaat is transmissiematrix Digitale elektronica
11
Systematische analyse
Digitale elektronica
12
Digitale bouwstenen standaardcomponenten
Programmeerbare componenten Applicatie-specifieke bouwstenen Gate Arrays Seq. Comb. PLA- achtigen Cell- arrays SSI PLA Standard Cell MSI FPGA PAL LSI PLS Full Custom VLSI EPLD Digitale elektronica
13
Standaardcomponenten
Standaardcomponenten zijn afgewerkte componenten met vaste functionaliteit, bepaald door fabrikant Meestal verpakt in standaard behuizing Classificatie gebaseerd op: Sequentieel vs. Combinatorisch Complexiteit: SSI (< 12 poort-equivalent per chip) MSI ( poort-equivalent per chip) LSI (> 100 poort-equivalent per chip) VLSI, ULSI, XLSI, ... Digitale elektronica
14
Standaardcomponenten
Standaardcomponenten zijn gedurende lange tijd (tussen ca en 1985) belangrijkste bouwblokken geweest voor digitale systemen Komen voor in uitgebreide assortimenten in de belangrijkste technologieën (TTL, ECL, CMOS, BiCMOS) Functionele terminologie wordt ook gebruikt in andere families (programmeerbare en ASIC) Digitale elektronica
15
Standaardcomponenten: technologische evolutie
Technologische levenscyclus van producten van Texas Instruments HC BCT ALS TI - producten F AS AC Bipolar CMOS BiCMOS FCT ABT LS andere S LVT LV CD4000 LVC ALVC TTL AHC ALB Introductie Groei Maturiteit Afname Veroudering Digitale elektronica
16
Standaardcomponenten: verpakkingen (Texas Instruments)
Digitale elektronica
17
Standaardcomponenten: verpakkingen
Digitale elektronica
18
Standaardcomponenten
Voordelen in gebruik: welgedefinieerd, en uitgebreid assortiment van betrouwbare en gestandaardiseerde bouwblokken extensief hergebruik van vroegere ontwerpen (re-use, nu aan de orde in software en ASICs) goede beschikbaarheid (grote oplagen, meerdere producenten) goede toegankelijkheid (testen) van circuits geringe kapitaalinvestering van eindgebruiker (ontwerper), korte ontwerpcyclus Digitale elektronica
19
Standaardcomponenten
Nadelen in gebruik: functionele schaarste in hogere integratiedichtheden aantal mogelijke functies stijgt als O(2(2n)) assortiment te beperkt om complexiteit af te dekken wanneer n stijgt realisaties vereisen algemeen veel glue logic => hogere componentaantallen grotere oppervlakte meer vermogendissipatie (C groter) lagere prestaties (RC groter) lagere betrouwbaarheid (meer verbindingen) Digitale elektronica
20
Standaardcomponenten: glue logic
Digitale elektronica
21
Standaardcomponenten: glue logic
Digitale elektronica
22
Standaardcomponenten
Digitale elektronica
23
Standaardcomponenten
Digitale elektronica
24
Standaardcomponenten: combinatorische functies
SSI busproducten (drivers, transceivers, …) interface-producten (niveau-omvormers, display-drivers, …) assortiment poorten bijna volledige functiebedekking: inv, and, or, nand, nor, xor, xnor, and-or-inv 2-8 inputs MSI multiplexers, demultiplexers aritmetische bouwblokken (+, x, carry-circuits) code-convertors: 7-segment, pariteit, Voorbeelden van pdf-bestanden 7400 Voorbeelden van pdf-bestanden 74181 74139 Digitale elektronica
25
Standaardcomponenten interconnectieproblematiek
Verbindingen voor ‘trage’ signalen worden met enkelvoudige geleiders gemaakt (baantje + aardvlak) Bussen worden gemaakt met open-collector of open-draincomponenten,ofwel met afschakelbare uitgangen Digitale elektronica
26
Standaardcomponenten interconnectieproblematiek
Voor snelle interconnecties maakt men gebruik van differentiële interconnectie via transmissielijnen Twee baantjes met Z0=50W naar aardvlak Voorbeeld: LVDS Digitale elektronica
27
Inhoud De ontwerpruimte en haar terminologie
Het ontwerptraject Boole-algebra en functies ** Definities en eigenschappen van Boole-algebra en functies Representaties van Boolese functies Schakelnetwerken en hun bouwstenen Poortnetwerken versus taknetwerken ** Analyse van taknetwerken ** Standaardcomponenten Programmeerbare componenten ASIC-bouwstenen Synthese van poortnetwerken ** Algebraïsche minimalisatie Implicantenmethoden: McCluskey’s algoritme Topologische en heuristische methoden Meerniveausynthese Digitale elektronica
28
Digitale bouwstenen programmeerbare componenten
Standaard- componenten Programmeerbare componenten Applicatie-specifieke bouwstenen Gate Arrays Seq. Comb. PLA- achtigen Cell- arrays SSI PLA Standard Cell MSI FPGA PAL LSI PLS Full Custom VLSI EPLD Digitale elektronica
29
Programmeerbare componenten
Zijn generieke componenten waarbij de eindgebruiker de uiteindelijke functionaliteit definieert Doel: combineren van massaproductie en hoge integratiedichtheid zonder specialisering Voordelen: laag chipaantal korte implementatiecyclus ‘gemakkelijke’ adapteerbaarheid van afgewerkt produkt Nadelen: dure componenten relatief traag Digitale elektronica
30
Programmeerbare componenten technologieën
Er zijn diverse technieken om het gedrag van een afgewerkte component te wijzigen Belangrijke parameters: reversibiliteit en volatiliteit R V Technologie n n Smeltverbindingen: effectief doorsmelten van overtallige verbindigen n n Antifuses: laten doorslaan van isolator j n MOS met vlottende gate: FAMOS (lawinedoorslag en hot-electron-injectie + UV-wissen) EEAMOS (Fowler-Nordheim-tunneling) j j RAM-cellen Voorbeelden van pdf-bestanden EEAMOS Digitale elektronica
31
Programmeerbare componenten technologieën
UV-wisbare component met kwartsvenster Elektrisch wisbare component Digitale elektronica
32
Programmeerbare componenten prorgammeerapparaten
Digitale elektronica
33
Programmeerbare componenten architecturen: PLA-achtigen (1)
De PLA en de PLS: oerarchitecturen afzonderlijk programmeerbare EN- en OF-matrix Twee-niveaurealisatie Beperking in produkttermen PLS: toestandsregister Specialisaties: beperk programmeerbaarheid geen OF-matrix PAL geen EN-matrix: ROM Digitale elektronica
34
Programmeerbare componenten architecturen: PLA-achtigen (2)
De PAL en de PLD: de moderne werkpaarden karakteristiek is de grote EN-matrix veel varianten op de OF-matrix Voorbeelden van pdf-bestanden MACH pld Cypress pld 22v10 Digitale elektronica
35
Programmeerbare componenten architecturen: Cell-arrays (1)
Digitale elektronica
36
Programmeerbare componenten architecturen: Cell-arrays (2)
Cell-arrays worden gewoonlijk FPGA’s genoemd (het zijn echter geen gate arrays!) Ontwerp van combinatorische functies meerlaags wegens te beperkte fan-in Programmeerbare interconnectie kan trager zijn dan de functionele bouwblokken: plaatsing en routering van zeer groot belang FPGAs worden zeer veel gebruikt: voor kleine series als configureerbare simulatie-accelerator als configureerbare coprocessor (nu ook on-chip) Digitale elektronica
37
Programmeerbare componenten architecturen: interconnecties
Digitale elektronica
38
Inhoud De ontwerpruimte en haar terminologie
Het ontwerptraject Boole-algebra en functies ** Definities en eigenschappen van Boole-algebra en functies Representaties van Boolese functies Schakelnetwerken en hun bouwstenen Poortnetwerken versus taknetwerken ** Analyse van taknetwerken ** Standaardcomponenten Programmeerbare componenten ASIC-bouwstenen Synthese van poortnetwerken ** Algebraïsche minimalisatie Implicantenmethoden: McCluskey’s algoritme Topologische en heuristische methoden Meerniveausynthese Digitale elektronica
39
Digitale bouwstenen ASIC’s
Standaard- componenten Programmeerbare componenten Applicatie-specifieke bouwstenen Gate Arrays Seq. Comb. PLA- achtigen Cell- arrays SSI PLA Standard Cell MSI FPGA PAL LSI PLS Full Custom VLSI EPLD Digitale elektronica
40
Gate arrays Geprefabriceerde wafers met actieve componenten erop (b.v. NAND-poorten) Ontwerp = afbeelding van circuit op poortcircuit (via bibliotheekcomponenten) Interconnectie door metallisatie (4-6 lagen) Voorbeelden van pdf-bestanden GateArray.pdf Digitale elektronica
41
Standard Cells Ontwerper beschikt over bibliotheek van elementaire bouwblokken (SSI- functionaliteit) Manuele of automatische synthese van probleem naar logische structuur in deze bouwblokken Fysische layout van bouwblokken heeft dezelfde hoogte. Worden in rijen geplaatst Aansluitingen boven en onder. Interconnectie via kanaalroutering Fysische plaatsing en interconnectie kan verregaand geautomatiseerd worden -- resultaten echter niet zo goed als full-custom: layout is ijler circuit is trager (wegens langere bedrading) Digitale elektronica
42
Standard Cells Digitale elektronica
43
Standard Cells en Modules (1)
Digitale elektronica
44
Standard Cells en Modules (2)
Digitale elektronica
45
Full Custom (1) Full-Custom ontwerp impliceert ontwerp tot op circuitniveau Ontwerper is verantwoordelijk voor het ontwerp van de fysische structuur van alle basiscellen: Keuze van W en L van transistors, ligging, breedte en separatie van interconnectie, … Aard van de I/O-pinnen Digitale elektronica
46
Full Custom (2) Full-Custom ontwerp moet ondersteund worden met krachtige verificatietools: DRC: Design Rule Check -- verificatie van regels voor afmetingen, overlapping, separatie, … LVC: Layout versus schematic -- extractie van equivalent schema uit layout, voor verificatie met door ontwerper getekend schema, en extractie van parameters voor tijdsgetrouwe simulatie Digitale elektronica
Verwante presentaties
© 2024 SlidePlayer.nl Inc.
All rights reserved.