1 ICT Infrastructuren 19 november 2007 David N. Jansen.

Presentatie over: "1 ICT Infrastructuren 19 november 2007 David N. Jansen."— Transcript van de presentatie:

1 1 ICT Infrastructuren 19 november 2007 David N. Jansen

2 2 Thema’s Machines en machinetaal Processen en threads Synchronisatie en deadlock Geheugenbeheer Taakverdeling Netwerken

3 3 Literatuur Operating Systems: Internals and Design Principles / William Stallings. – 5th ed. – Upper Saddle River: Pearson, 2005 ISBN 0-13-147954-7 http://williamstallings.com/OS/OS5e.html

4 4 Huiswerkopgaven Ongeveer 1 opgave in 2 weken tweede afspraak om de opgaven te bespreken: wanneer? Sun workstations?

5 5 Beoordeling Huiswerkopgaven + tentamen

6 6 Machines en machinetaal ICT Infrastructuren 19 november 2007 David N. Jansen

7 7 Hardware Welke onderdelen heeft een computersysteem? Processor Hoofdgeheugen In- en uitvoer Bus

8 8 Doelen van de onderdelen Processor: aansturen, berekenen hoofdgeheugen: gegevens opslaan in-/uitvoer: externe communicatie bus: interne communicatie

9 9 bron: http://www.commodore.ca/manuals/images/c64_rev_a_250469_motherboard_schematic.gif

10 10 Opbouw van de processor Registers –gegevens- en adresregisters –vlaggen –programmateller –interne registers Arithmetisch-logische eenheid ALU besturingseenheid

11 11 bron: http://faculty.etsu.edu/tarnoff/ntes2150/uproc/blck8088.gif 8088

12 12 bron:http://www.icknowledge.com/trends/8086_8088B1.jpg

13 13 Dynamisch gedrag Programma’s uitvoeren: –instructie lezen (fetch) –instructie decoderen –instructie uitvoeren bij moderne processoren: parallel (pipelined)

14 14 Soorten instructies gegevenstransport berekenen programmaflow

15 15 Opcodes bron:http://www.physics.mcmaster.ca/tech/HC908/opcode_map.gif

16 16 Voorbeeldprogramma

17 17 Interrupts doel: bepaalde taken uitvoeren op een gunstig moment de processor onderbreekt het lopende programma hij voert tussendoor de “interrupt handler” uit

18 18 Soorten interrupts programma (b.v. /0) timer in- of uitvoer hardwareprobleem

19 19 Voordelen van interrupts minder lang wachten op resultaten van in-/uitvoer exactere timing

20 20 Meerdere interrupts? tweede interrupt: –negeren –uitstellen –onmiddellijk afhandelen interrupt mask, prioriteiten

21 21 Geheugen registers hoofdgeheugen secundair geheugen

22 22 Cache het secundaire geheugen is wel erg langzaam... “onzichtbaar” geheugen kopie van een deel

23 23 Wat moet in de Cache staan? gegevens die binnenkort gelezen worden verschillende approximaties –wat al gelezen is –gegevens in de buurt

24 24 Opbouw van een cache snel = eenvoudig ingedeeld in blokken tag/identificatie geeft aan waar het blok vandaan komt

25 25 Lezen met een cache

26 26 In- en uitvoer aansturing: –processor-aangestuurd –direct memory access DMA

27 27 Samenvatting Hardwarestructuur Centrale processor Instructies (assembler) Interrupts Geheugen In- en uitvoer