De presentatie wordt gedownload. Even geduld aub

De presentatie wordt gedownload. Even geduld aub

1/1/ eindhoven university of technology / faculty of Computer Science 2IC20:Computersystemen Week 4: Digitale logica niveau klokken en geheugens.

Verwante presentaties


Presentatie over: "1/1/ eindhoven university of technology / faculty of Computer Science 2IC20:Computersystemen Week 4: Digitale logica niveau klokken en geheugens."— Transcript van de presentatie:

1 1/1/ eindhoven university of technology / faculty of Computer Science 2IC20:Computersystemen Week 4: Digitale logica niveau klokken en geheugens

2 1/1/ eindhoven university of technology / faculty of Computer Science 2 Geen herhaling schakeltechniek !  Bekend verondersteld  Logische poorten (met symbolen en gedrag)  Boole algebra (waarheidstabellen en equivalentie)  Standaard combinatorische circuits: (de-)multiplexers, decoders, PLA, adder  Latches en (edge-triggered en master/slave) flip- flops  Aanmerkingen op boek   Latches hebben “enable” signalen, geen “klokken”  Pulsgenerator volgens figuur 3-25: SMERIG

3 1/1/ eindhoven university of technology / faculty of Computer Science 3 Nog meer hardware terminologie  Classificaties van geïntegreerde circuits (IC’s)  logische poorten:Small Scale Integration SSI  poorten:Medium Scale Integration MSI  K poorten:Large Scale Integration LSI  > 100K poorten:Very Large Scale Integration VLSI  “Chips” verstoken energie: “voeding” nodig  Referentiespanning (0 volt):“aarde” / “ground” GND  Voedingsspanning (1,2.. 5 volt):“de voeding” Vcc  Verkeerd om aansluiten, te hoge spanning:ROOK !

4 1/1/ eindhoven university of technology / faculty of Computer Science 4 Hardware is niet ideaal  Weerstanden en capaciteiten aanwezig  Allemaal geschakeld als laagdoorlaat filter:vertraging  Geeft vertraging ingang-uitgang van poorten: de “poortvertraging”  SSI: nanoseconde, VLSI: tot < 0,1 nanoseconde  Productieproces niet ideaal: niet alles werkt !  Alle componenten en verbindingen testbaar maken  10 7 transistoren = 2,5 x 10 6 NAND poorten = pinnen nodig = veel te veel pinnen  poorten-per-pin verhouding > 10000: test-nachtmerrie

5 1/1/ eindhoven university of technology / faculty of Computer Science 5 Besturingssignalen van geheugens  Meestal meer geheugen-chips in systeem  “Chip Select” (CS) signaal aktief voor lezen / schrijven  “Aan- en uitzetten” van uitgang soms tijdkritisch  Apart “Output Enable” (OE) signaal vrij standaard  Lees / schrijf besturing apart of gecombineerd  Apart: “Read” (RD) en “Write” (WR) signalen  Gecombineerd: één signaal kiest lezen OF schrijven  Signalen vaak negatieve logica: bijv. CS of /CS

6 1/1/ eindhoven university of technology / faculty of Computer Science 6 Organisatie van geheugenchips  Adresdecodering: veel adressen, weinig pinnen !  Nog meer adressen met minder pinnen nodig  16 mega-X chip heeft 24 adrespinnen nodig !  Bits op chip in 2-D matrix: adresseer X (rij) en Y (kolom) NA elkaar  “Row Access Strobe” / “Column Access Strobe”  Nu nog maar 12 adrespinnen + RAS + CAS  Bits per woord (X) varieert: standaard 1, 4, 8, 16 bits  Besparing: in- en uitgangen vaak op zelfde pinnen

7 1/1/ eindhoven university of technology / faculty of Computer Science 7 Typen geheugen  Lees / schrijf geheugens met willekeurige toegang: “Random Access Memory” (RAM)  “Statisch RAM”: echte flip-flops !  Waarde behouden zolang voedingspanning OK  “Dynamisch RAM”: lading op condensator  Condensator lekt: lading weg = waarde weg !  Goedkoop: 1 condensator + 1 transistor per bit... Statisch RAM: 6 transistoren per bit  Maar “traag”: cyclustijd lezen / schrijven 100 nanosec. Statisch RAM: tot < 10 nanosec.

8 1/1/ eindhoven university of technology / faculty of Computer Science 8 Allerlei variaties op dynamisch RAM  Grote geheugens: altijd RAS / CAS adressering  RAS adresseert en leest intern een hele rij bits  Daarna terugschrijven: “verversing” van ladingen !  Complete rij bits geplaatst in “on-chip” flip-flops: snel adresseerbaar met CAS  Variaties gebaseerd op deze adressering  “FPM”, “EDO”, “SDRAM” + vele anderen  DEZE HOREN NIET BIJ STOF

9 1/1/ eindhoven university of technology / faculty of Computer Science 9 Niet-vluchtige geheugens  Probleem van RAM: voedingsspanning weg = geheugeninhoud weg  Een RAM is “vluchtig” (engels: “volatile”)  Soms erg onhandig  Eerste programma waarmee computer opstart…  Gebruikersinstellingen van apparaten…  Verschillende typen niet-vluchtige geheugens  Grootste verschil: beschrijfbaarheid (ja/nee, hoe vaak)  Schrijven niet normaal, noemen we “programmeren”

10 1/1/ eindhoven university of technology / faculty of Computer Science 10 Alleen leesbaar: “Read Only Memory”  Met masker tijdens fabricage van chip:ROM  Daarna niet meer te veranderen !  Goedkoopste geheugen voor zeer grote aantallen  Eén keer te programmeren:PROM  Vroeger een matrix van op te blazen zekeringen  Zekeringen niet meer te herstellen…  “Erasable/Programmable ROM”:EPROM  Lading op niet-lekkende condensatoren aanbrengen  Leeg laten lekken: UV licht op chip laten schijnen

11 1/1/ eindhoven university of technology / faculty of Computer Science 11 “Vooral leesbaar” = soms te schrijven  Elektrisch wisbare EPROM:EEPROM  Per byte te wissen en programmeren (milliseconden)  Traag en duur (veel chip-oppervlak per bit nodig)  Per “blok” wisbare EEPROM:Flash-ROM  “Blok” grootte van 64 byte tot volledig geheugen  Redelijk snel (bij het lezen) en vrij goedkoop  Probleem alle EPROM-gebaseerde geheugens: aantal programmeer / wis cycli beperkt  "Hoge" spanningen beschadigen oppervlakken in cel !


Download ppt "1/1/ eindhoven university of technology / faculty of Computer Science 2IC20:Computersystemen Week 4: Digitale logica niveau klokken en geheugens."

Verwante presentaties


Ads door Google