De presentatie wordt gedownload. Even geduld aub

De presentatie wordt gedownload. Even geduld aub

Een USB 2.0 oscilloscoop Bossuyt Frederick De Bock Steven Duchatelet Sven Werbrouck Steven.

Verwante presentaties


Presentatie over: "Een USB 2.0 oscilloscoop Bossuyt Frederick De Bock Steven Duchatelet Sven Werbrouck Steven."— Transcript van de presentatie:

1 Een USB 2.0 oscilloscoop Bossuyt Frederick De Bock Steven Duchatelet Sven Werbrouck Steven

2 2 Inleiding 1. Probleemstelling 2. Doel van het project 3. Aanpak 4. Overzicht gepresteerd werk 5. Planning

3 3 Probleemstelling 2 FPGA’s AD-convertorDA-convertor signaal in- en uitgang voeding

4 4 Probleemstelling µ-controllerFPGA PC AD-convertor signaal beeldscherm sampling signaalverwerkinginterface signaalverwerking + afbeelden resultaat

5 5 Inleiding 1. Probleemstelling 2. Doel van het project 3. Aanpak 4. Overzicht gepresteerd werk 5. Planning

6 6 Doel van het project 1 single shot signaal van 20 MHz verwerken korte reactietijden efficiënt gebruik van de FPGA hardware single shot = 1 keer een beperkt aantal samples inlezen en verwerken thesisonderwerp = continue signaalverwerking

7 7 Inleiding 1. Probleemstelling 2. Doel van het project 3. Aanpak 4. Overzicht gepresteerd werk 5. Planning

8 8 Aanpak HARDWARE: VHDL bufferen signaal trigger: rising/falling edge pretrigger runtime (64/32/16/8/4/2/1 Mbps) eventueel een digitaal ruisonderdrukkingsfilter SOFTWARE: C

9 9 Aanpak Communicatie heel belangrijk! wanneer wordt data getransporteerd? hoe wordt de data getransporteerd? interpretatie van de bits?

10 10 Inleiding 1. Probleemstelling 2. Doel van het project 3. Aanpak 4. Overzicht gepresteerd werk 5. Planning

11 11 Overzicht gepresteerd werk: HARDWARE geheugenstructuur: FIFO  testen met binaire teller (= zelf aangemaakte data) omzetting parallelle naar seriële datastroom: USB = serieel! solderen van connecties tussen FPGA en µ- controller

12 BUFFER1BUFFER1 BUFFER2BUFFER2 8bit usb_data dout rd_en ainit rd_clk wr_clk wr_en empty full 8bit teller FIFO din

13 13 Overzicht gepresteerd werk: SOFTWARE

14 14 Inleiding 1. Probleemstelling 2. Doel van het project 3. Aanpak 4. Overzicht gepresteerd werk 5. Planning

15 15 Planning: HARDWARE doorvoeren van een volledige test met zelf aangemaakte data implementeren van interface ADC – FPGA runtime kunnen inlezen runtime kunnen veranderen

16 16 Planning: SOFTWARE


Download ppt "Een USB 2.0 oscilloscoop Bossuyt Frederick De Bock Steven Duchatelet Sven Werbrouck Steven."

Verwante presentaties


Ads door Google